

BACCALAURÉAT
SCIENCES ET TECHNOLOGIES INDUSTRIELLES

Spécialité génie électronique

Session 2008

Étude des Systèmes Techniques Industriels



Centrale de surveillance

Électronique

Durée Conseillée : 4h30

- Lecture du sujet : 10mn
- Partie 1 : 10mn
- Partie 2 : 1h20mn
- Partie 3 : 1h40mn
- Partie 4 : 1h10mn

Bac Génie Électronique Session 2008	Étude d'un Système Technique Industriel	8IEELPO1
	Électronique	

Notations utilisées dans le sujet: $2.2K = 2.2k = 2,2 \text{ k}\Omega$; $1M = 1 \text{ M}\Omega$

C1. Étude de la partie : Analyse fonctionnelle.

A l'aide de la partie Analyse fonctionnelle, répondre aux questions suivantes :

- Q1) Donner les 2 groupes des capteurs d'alarme et définir leur rôle.
- Q2) Un utilisateur réalise un code d'entrée correct (digicode correct). Quelles seront les actions effectuées au niveau du portail en fonctionnement normal et en absence d'obstacle ?
- Q3) D'après le diagramme sagittal, quels sont les éléments qui peuvent avoir une action sur le portail ?
- Q4) Citer les différents types de captage qui peuvent être effectués.

C2. Étude de FP2 : Captage de fumée.

Rôle de FP2 :

La fonction captage de fumée est réalisée autour d'un circuit spécialisé qui permet de détecter la présence de fumée. Pour effectuer cette opération la fonction émet périodiquement, dans une cavité noire, à l'aide d'une diode infrarouge, un signal qui est réceptionné sur une diode infrarouge réceptrice. En présence de fumée, le signal reçu diffère du signal émis. Dans ce cas, une LED s'allume, une alarme retentit et un contacteur est actionné.

Le schéma structurel de la fonction FP2 est donné sur la page CAN1

On propose de déterminer des composants ou de justifier le choix de certains composants entrant dans la constitution du détecteur.

C2.1. Étude du signal émis sur diode émettrice infrarouge : IRED


A l'aide de la documentation technique du circuit MC145012 (pages CAN2 et CAN3).

- Q5) Relever les périodes minimale, typique et maximale que doit avoir l'impulsion IRED lors d'un test de fumée (t_{IRED} dans le cas Smoke Test).
- Q6) Relever l'encadrement dans lequel doit se trouver le temps de la largeur de l'impulsion IRED ($t_{w(IRED)}$).


Bac Génie Électronique Session 2008	Étude d'un Système Technique Industriel	Page C1 sur 14
8IEELPO1	Sujet Électronique	

Les oscillogrammes ci-dessous représentent des mesures effectuées aux bornes de R13. Ils sont donc représentatifs du courant qui circule dans IRED.

Oscillogramme n°1 : Visualisation de la fréquence des impulsions des IRED lors d'un test de fumée.



Oscillogramme n°2 : Durée d'une impulsion IRED ($t_{w(IRED)}$).



Exploitation de l'oscillogramme n°1

Q7) Déterminer graphiquement la période du signal IRED (notée t_{IRED}). Cette valeur vous paraît-elle satisfaisante ? Justifier la réponse.

Bac Génie Électronique Session 2008	Étude d'un Système Technique Industriel	Page C2 sur 14
8IEELPO1	Sujet Électronique	

Exploitation de l'oscillogramme n°2

Q8) Déterminer graphiquement la durée de l'impulsion IRED (notée $t_{w(IRED)}$).
Cette valeur vous paraît-elle satisfaisante ? Justifier la réponse.

On désire améliorer la durée de $t_{w(IRED)}$


Q9) Trouver dans la documentation la relation liant $t_{w(IRED)}$ avec R1 et C3.

On désire que $t_{w(IRED)}$ soit égale à 105µs ;

Q10) En déduire la nouvelle valeur de la résistance R1.

C2.2. Étude de la commande du relais.

Schéma structurel proposé



Étude du montage:

Remarques:

- * On appellera R_{out} la résistance équivalente à l'étage de sortie du montage (RC1, RC2 et le contact du relais).
- * Si I/O est à l'état haut, la tension V_{I/OH} est égale à 12V.

Q11) Compléter le tableau de fonctionnement du montage proposé sur la feuille réponse (CR1).

Bac Génie Électronique Session 2008	Étude d'un Système Technique Industriel	Page C3 sur 14
8IEELPO1	Sujet Électronique	

Justification de la présence du transistor.

À l'aide de la documentation technique du circuit MC145012 (page CAN2 et CAN3).

Q12) Déterminer le courant IOHmax disponible sur la sortie I/O si la tension d'alimentation est de 12V.

À l'aide de la documentation technique du relais et de la référence du relais (page CAN4)

Q13) Déterminer la valeur de la tension nominale d'alimentation du relais.
Déterminer l'intensité nominale du courant absorbé.

Q14) Justifier à l'aide des questions précédentes la présence du transistor.

Calcul de la résistance R15

À l'aide de la documentation technique du BC547A (page CAN5)

Q15) Déterminer:

- * le gain en courant minimal du transistor.
- * la tension typique de $V_{be(sat)}$ (prendre le test $I_B = 0,5mA$).

À l'aide des résultats trouvés ci-dessus:


Q16) Calculer l'intensité I_b pour assurer la saturation du transistor avec un coefficient de sursaturation (nommé k) égal à 2.

Q17) En déduire la valeur de la résistance R15 (pour saturer le transistor avec un coefficient de sursaturation égal à 2).

C3. Étude de FP3 : Adaptation, sélection et détection des états des capteurs.

Schéma fonctionnel de degré 2 de FP3 :

Le schéma fonctionnel de degré 2 concernant la fonction principale FP3 (Adaptation, sélection et détection de l'état des capteurs) est donné ci dessous.



Explication du fonctionnement de FP3 :

Les sorties des différents capteurs (FP7, FP2, FP8, FP9 et FP1) sont reliées aux entrées des adaptateurs par une liaison filaire de 2 brins.

La fonction principale FP4 sélectionne à l'aide des signaux S[2..0] et de FS39, les différents capteurs. La fonction FS310 est chargée d'envoyer des signaux DA1 et DA2, représentatifs de l'état du capteur et de la liaison, à la fonction FP4 qui se charge d'exploiter ses signaux.


Le schéma structurel de FP3 est proposé en page CAN6

C3.1. Étude préliminaire : Sortie d'un capteur et câblage capteur/adaptateur.

Positionnement du problème :

Les capteurs (détecteur de fumée, anti-intrusion, détection d'obstacle, etc.) possèdent en sortie un contact normalement fermé. Les capteurs sont reliés aux parties "adaptation d'un capteur" par une liaison constituée de deux fils. Dans le cas, par exemple, d'un capteur anti-intrusion, l'entrée d'un intrus (intrusion) provoquera l'ouverture du contact. De façon à ne pas être détecté, l'intrus peut être tenté de couper ou court-circuiter des fils de liaison. Une solution à ces deux derniers cas est de placer avant les bornes de raccordement, sur le contact un jeu de deux résistances (RC1 et RC2).

Le montage ci-dessous représente l'étage de sortie d'un capteur et la liaison entre les bornes de raccordement du capteur et les bornes de raccordement de l'adaptateur.



Étude de la résistance vue aux bornes de la partie adaptation :

Q18) En vous inspirant du cas n°1, compléter sur la feuille réponse (CR1), les schémas des cas n°2, 3 et 4, en représentant la position du contact (ouvert ou fermé) et l'état des liaisons filaires (intacte, coupée, court-circuitée).

On appelle $R_{c\text{apt}}$, la valeur de la résistance équivalente à l'ensemble étage de sortie du capteur et fils de liaison (résistance vue entre les points A et B).

Q19) Déduire des schémas de la question Q18 et placer sur la feuille réponse (CR1), les valeurs de $R_{c\text{apt}}$ dans les cas suivants :

- * Aucun problème d'intrusion,
- * Un problème d'intrusion et liaison filaire intacte,
- * La liaison filaire coupée.

C3.2. Étude de FS31 : Adaptation d'un capteur.


Remarque : La structure interne des fonctions FS31 à FS38 est identique.
L'étude réalisée ci-dessous sera donc valable pour toutes les autres fonctions.

Explication du rôle de FS31 :

La fonction FS31 (adaptation d'un capteur) permet de fournir une tension représentative de l'état du capteur et de sa liaison filaire.

Schéma structurel de FS31 :

Le schéma structurel de FS31 câblé avec Rcapt est donné ci-dessous:



Q20) Dans le cas où la liaison filaire a été court-circuitée, $R_{capt} = 0\Omega$.

Calculer alors la valeur de VAC1.

Noter cette valeur sur la feuille réponse (**CR1**).

Remarque : Les valeurs de VAC1 dans les cas où il n'y a pas de problème d'intrusion, il y a problème d'intrusion et liaison filaire intacte, la liaison filaire a été coupée, sont données sur la feuille réponse (**CR1**).


C3.3. Étude de FS310 : Détection de l'état d'un capteur et de sa liaison filaire.

Explication du rôle de FS310 :

La fonction FS310 (Détection de l'état d'un capteur et de sa liaison filaire) permet de fournir deux informations représentatives de l'état d'un capteur et de sa liaison filaire.

Schéma structurel de FS310 :

Sur le schéma structurel de FS310, deux cavaliers ont été ajoutés. Ils aideront à la compréhension de la fonction FS310.



Q21) Donner l'expression littérale de V_{ref1} en fonction de R_{31} , R_{32} , R_{33} , R_{34} , R_{35} et V_{DD} . Calculer V_{ref1} .

On donne les tensions $V_{ref2} = 2V$ et $V_{ref3} = 1.5V$

Q22) Tracer les tensions V_{ref2} et V_{ref3} sur le Chronogramme Chr A : feuille réponse (CR2).

À l'aide de la documentation technique du circuit LM339 (CAN7).

Q23) Donner la signification du symbole placé en sortie des comparateurs LM339.

Q24) Expliquer pourquoi les sorties de IC32:A et IC32:C peuvent être reliées ensemble.

Q25) Expliciter le rôle de la résistance R_{36} .

Q26) Si les cavaliers sont placés, donner (déduire des questions précédentes) la condition nécessaire sur TEST1 et TEST2 pour que DA2 soit à l'état HAUT

Q27) Tracer sur le chronogramme Chr B de la feuille réponse (CR2) :

- * Vda1.
- * Vtest1 si le CAVA1 est posé et CAVA2 est ôté.
- * Vtest2 si le CAVA1 est ôté et CAVA2 est posé.
- * Vda2 si CAVA1 et CAVA2 sont posés (le déduire des tracés de Vtest1 et Vtest2).

On suppose que AC1 est relié à SAC (sur le schéma fourni sur la page CAN6)

Compte tenu des valeurs de VAC1 et des chronogrammes tracés en Q27.

Q28) Compléter sur le tableau de la feuille réponse (CR1), les colonnes Vda1, Vda2, DA1 et DA2.


C3.4. Étude de FS39 : Sélection d'un capteur.

Explication du rôle de FS39 :

La fonction FS39 (Sélection d'un capteur) permet de sélectionner une adaptation de capteur (sortie AC1 à AC8 de FS31 à FS38) de façon à pouvoir le tester grâce à la fonction FS310 (Détection de l'état d'un capteur et de sa liaison filaire).

La sélection se fait à partir du composant IC31.

Schéma structurel de FS39



A l'aide de la documentation du circuit MC4051BE (page CAN8)

Q29) Donner les types de signaux pouvant circuler à travers IC31.

Q30) Le composant IC31 est-il câblé en multiplexeur ou en démultiplexeur ? Justifier votre réponse.

C3.5. Synthèse de FP3

Câblage des fonctions secondaires FS31 à FS38 :

Le schéma fonctionnel de degré 2 de FP3 (voir page C5) permet de déterminer les capteurs auxquels sont reliées les fonctions secondaires FS31 à FS38.

Positionnement du problème :

Lors d'un test des capteurs, la fonction FP4 envoie sur les signaux de sélection les informations $S0 = 1$, $S1 = 0$ et $S2 = 1$ et reçoit les résultats suivants: $DA1 = 1$ et $DA2 = 0$

En vous aidant des études précédentes, du schéma fonctionnel de degré 2 de FP3, du schéma structurel complet de FP3 (page CAN6) et de la documentation de IC31 = CD 4051 (page CAN8).

Q31) Indiquer le nom du capteur qui est testé.

Q32) Donner le résultat du test.

C3.6. Algorithme de test

Positionnement du problème :

On désire réaliser un algorithme permettant de tester le capteur de fumée et de prévenir les secours si une anomalie est détectée.

Câblage des différents bits servant aux tests :

Les bits $S0$, $S1$ et $S2$ sont reliés aux sorties $P15$, $P16$ et $P17$ du microcontrôleur présent dans FP4 ($S2 = P17$; $S1 = P16$; $S0 = P15$).

Les bits $DA1$ et $DA2$ sont reliés aux entrées $P13$ et $P14$ du microcontrôleur présent dans FP4. ($DA2 = P14$ et $DA1 = P13$).

Condition et résultats des tests :

On testera les bits pour le cas où aucune anomalie n'est présente (correspondant au cas : aucun problème d'intrusion) et on se limitera aux deux résultats de test possible suivants :


- pas d'anomalie détectée,
- prévenir les secours.

Q33) Compléter sur la feuille réponse (CR3), l'algorithme permettant d'effectuer le test du capteur de fumée et de donner le résultat.

Bac Génie Électronique Session 2008	Étude d'un Système Technique Industriel	Page C10 sur 14
8IEELPO1	Sujet Électronique	

C4. Étude de la partie mémorisation de FP4.

Le schéma fonctionnel partiel de degré 2 concernant la partie mémorisation de FP4 est donné ci dessous :



A/D[7..0]: Bus d'adresses / données comprenant 8 bits.

A[7..0]: Bus d'adresses basses comprenant 8 bits.

A[15..8]: Bus d'adresses hautes comprenant 8 bits.

C4.1. Étude structurelle

Q34) Identifier (entourer) sur le schéma structurel proposé sur la feuille réponse (CR4) les différentes fonctions secondaires (de FS41 à FS46) de la partie mémorisation de FP4.

C4.2. Étude des capacités des mémoires.

À l'aide de la documentation des mémoires (page CAN8 et CAN9) et du schéma structurel de FP4 (CR4).

Q35) Déterminer en koctets les capacités mémoires de IC43 et IC44.

C4.3. Recherche d'une adresse mémoire et de son contenu.

Positionnement du problème :


Lors d'un problème d'intrusion, le système de surveillance doit être capable d'appeler les secours. Le numéro de téléphone est mémorisé dans une adresse de la mémoire morte (IC43: 27C040).

Sachant que l'on connaît la procédure d'identification de l'adresse mémoire, on désire identifier cette adresse et déterminer son contenu.

Pour arriver à ce résultat, l'étude des fonctions FS42 et FS43 est indispensable.

4.3.1. Étude de FS42: Mémorisation des adresses Basses.

Schéma structurel de FS42



Explication du rôle de FS42 :

De façon à minimiser le nombre de broches du microprocesseur 80C32, le constructeur a multiplexé les adresses basses et les données.

Un signal ALE permet de repérer les adresses basses et de les mémoriser.

Positionnement du problème :

On désire connaître, de façon à pouvoir sélectionner les adresses basses, l'état ou le front sur lequel est actif le signal ALE.


À l'aide de la table de vérité du circuit 74HC373 (page CAN10).

Q36) Déterminer l'état ou le front de ALE sur lequel les adresses basses (A0 à A7) recopient l'état présent sur les adresses / données (AD0 à AD7).

Q37) Compléter sur le chronogramme de la feuille réponse (CR4) la valeur hexadécimale du bus A[7..0].

4.3.2. Étude de FS43: Création d'adresses supplémentaires.

Schéma structurel de FS43 :



Explication du rôle de FS43 :

La mémoire (IC43) permettant de mémoriser le programme contient 19 bits d'adressage. Or les bus de bits d'adressage bas (A[7..0]) et d'adressage haut (A[15..8]) ne peuvent générer que 16 bits (A[15..0]). De façon à pouvoir adresser la totalité de IC43, la fonction FS43 est chargée de créer 4 bits d'adressage supplémentaires en mémorisant à l'aide de /Wr, à un moment précis (condition sur A14 et A15), 4 bits du bus d'adresses/données (A/D[3..0]).

Q38) Que signifie le symbole ∇ placé en sortie du composant 74HC173.

Q39) Donner le rôle des résistances R42..45 et en déduire les valeurs du bus Q[3..0] si A15 = "0".


A l'aide des questions précédentes et de la table de vérité du 74HC173.

Q40) Compléter sur le chronogramme de la feuille réponse (CR5) les signaux /A15, Q[3..0] et les bits Q3, Q2, Q1 et Q0.

4.3.3. Synthèse: Détermination d'une adresse mémoire de IC43.

But recherché: On désire trouver le numéro d'appel des secours et l'adresse mémoire de IC43 où il est mémorisé.

Le chronogramme ci-dessous permet de sélectionner cette adresse mémoire de IC43 et de lire son contenu.



A l'aide de la documentation (page CAN9) de IC43 (27C040) et du schéma structurel de la partie mémorisation (page CR4).

- Q41)** Déterminer l'état logique de PSEN permettant de lire le contenu des mémoires (Ce contenu apparaît alors sur le bus d'adresse / données (A/D[7..0])).
- Q42)** À l'aide de la question précédente, donner, en l'identifiant sur le chronogramme ci-dessus, le numéro d'appel des secours.
- Q43)** En déduire, en complétant le tableau sur la feuille réponse (CR5) la valeur des bits d'adressage de la mémoire IC43 où est stocké le numéro d'appel des secours.
 Donner, sur la feuille réponse (CR5), la correspondance en hexadécimal de cette adresse.

FIN

Question Q11) : Tableau de fonctionnement du montage Transistor-relais

Répondre par	"0" ou "1"	Bloqué ou Saturé	Alimenté ou non alimenté	Contact entre C et R ou Contact entre C et T	Exprimée en kohms
	Valeur logique de I/O	État du transistor T2	État du relais REL	État du contacteur CR ou CT	Valeur de Rout
Absence de fumée					
Présence de fumée					

Question Q18) : Position du contacteur de l'interrupteur et état des liaisons filaires.

Cas n°1 : Aucun problème d'intrusion et la liaison filaire intacte	
Cas n°2 : Un problème d'intrusion et la liaison filaire intacte	
Cas n°3 : La liaison filaire a été coupée et le capteur est au repos	
Cas n°4 : La liaison filaire a été court-circuitée et le capteur est au repos	

Questions :----- Q19) ----- Q20) ---[..... Q28)]


	Valeur de Rcapt (en ohms)	VAC1 (en Volts)	Vda1 (en Volts)	Vda2 (en Volts)	DA1 "0" ou "1"	DA2 "0" ou "1"
Aucun problème d'intrusion		1.76V				
Un problème d'intrusion et la liaison filaire intacte		2.50V				
La liaison filaire a été coupée		4.30V				
La liaison filaire a été court-circuitée	0 Ω					

Question Q22) : Placer Vref2 et Vref3 sur le chronogramme A (Chr A).


Question Q27) : Tracer Vda1, Vtest1, Vtest2 et Vda2 sur le chronogramme B (Chr B).

Vref1 et Vsac (en Volts)


Vref2, Vref3 (en Volts) (à placer)



Question Q33) : Compléter l'organigramme.




Question **Q40**) : Compléter sur le chronogramme suivant /A15, Q[3..0], Q0, Q1, Q2 et Q3.



Question **Q43**) : Compléter le tableau suivant permettant d'identifier la valeur des bits d'adressage de la mémoire où est stocké le numéro d'appel des secours.
Donner la correspondance en hexadécimal de cette adresse.

Bits d'adressage de IC43	A ₁₈	A ₁₇	A ₁₆	A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀	A ₉	A ₈	A ₇	A ₆	A ₅	A ₄	A ₃	A ₂	A ₁	A ₀
Valeur binaire des bits d'adressage de IC43																			

Valeur hexadécimale de l'adresse:



Fomesoutra.com
ça soutra !
 Docs à portée de main

DOCUMENTATION

Schéma structurel de FP2: détecteur de fumée

Bac Génie Électronique Session 2008	Étude d'un Système Technique Industriel	Page CAN1 sur 11
8IEELPO1	Documentation Électronique	

Photoelectric Smoke MC145012 Detector IC with I/O and Temporal Pattern Horn Driver


Description du circuit intégré MC145012

Le MC145012 est un circuit intégré capable de détecter la présence de fumée dans une chambre photoélectrique infrarouge.

Il peut fournir sur ses sorties des informations capables de commander une LED indiquant sa mise en service et/ou une détection de fumée et de commander un avertisseur sonore de type transducteur piézoélectrique.

Il possède en outre une broche nommée I/O permettant l'interconnexion de circuit type MC145012 ou la commande de composant auxiliaire d'alarme. Cette sortie passe à l'état HAUT si de la fumée est détectée.

La connexion typique du circuit permettant d'obtenir un détecteur de fumée avec alarme sonore est donnée ci-dessous (figure 5).



Values for R4, R5, and C6 may differ depending on type of piezoelectric horn used.

* C2 and R13 are used for coarse sensitivity adjustment. Typical values are shown.

† R9 is for fine sensitivity adjustment (optional). If fixed resistors are used, R8 = 12 k, R10 is 5.6 k to 10 k, and R9 is eliminated.

When R9 is used, noise pickup is increased due to antenna effects. Shielding may be required.

** C4 should be 22 μF if B1 is a carbon battery. C4 could be reduced to 1 μF when an alkaline battery is used.

Figure 5. Typical Battery-Powered Application

Bac Génie Électronique Session 2008 8IEELPO1	Étude d'un Système Technique Industriel Documentation Électronique	Page CAN2 sur 11
--	---	------------------

Documentation du MC145012 page2/2

Description de quelques composants intervenant dans le fonctionnement du montage :

D3 et D2 sont des LEDs Infra Rouge émettrice et réceptrice situées dans une « chambre noire ».
 En présence de fumée la réception des signaux infrarouges est perturbée, ce qui permet la détection.
 La période et la durée de l'état haut des impulsions d'émission sont contrôlées par les éléments externes R1,R2 et C3.
 La relation permettant de déterminer la durée des impulsions IR est donnée par la formule $T_{w(IREd)} = 0,7 \times R1 \times C3$.
 Le bouton poussoir SW1 permet d'effectuer un test de fonctionnement de l'avertisseur sonore.
 La « LED visible » indique le fonctionnement du système : elle est allumée en absence de fumée et elle clignote en cas de présence de fumée.
 Le HORN est un transducteur piézoélectrique dont la fréquence d'oscillation est déterminée par les composants R4, R5 et C6. Il est excité en présence de fumée.

Principales caractéristiques électriques de fonctionnement

ELECTRICAL CHARACTERISTICS (Voltages Referenced to V_{SS} , $T_A = -10$ to 60°C Unless Otherwise Indicated)

Symbol	Parameter	Test Condition	V_{DD} V	Min	Max	Unit
V_{DD}	Power Supply Voltage Range		—	6	12	V
V_{OL}	Low-Level Output Voltage LED Silver, Brass	$I_{out} = 10 \text{ mA}$ $I_{out} = 16 \text{ mA}$	6.5 6.5	— —	0.6 1.0	V
V_{OH}	High-Level Output Voltage Silver, Brass	$I_{out} = -16 \text{ mA}$	6.5	5.5	—	V
V_{out}	Output Voltage (For Line Regulation, See Pin Descriptions) Strobe IRED	Inactive, $I_{out} = 1 \mu\text{A}$ Active, $I_{out} = 100 \mu\text{A}$ to $500 \mu\text{A}$ (Load Regulation) Inactive, $I_{out} = 1 \mu\text{A}$ Active, $I_{out} = 6 \text{ mA}$ (Load Regulation)	— 9.0 — 9.0	$V_{DD} - 0.1$ $V_{DD} - 4.40$ — 2.25*	— $V_{DD} - 5.30$ 0.1 3.75*	V
I_{OH}	High-Level Output Current I/O	Local Smoke, $V_{out} = 4.5 \text{ V}$ Local Smoke, $V_{out} = V_{SS}$ (Short Circuit Current)	6.5 12.0	- 4 —	— - 16	mA
I_{OZ}	Off-State Output Leakage Current LED	$V_{out} = V_{SS}$ or V_{DD}	12.0	—	± 1	μA
V_{IC}	Common Mode Voltage Range C1, C2, Detect	Local Smoke, Pushbutton Test, or Chamber Sensitivity Test	—	$V_{DD} - 4$	$V_{DD} - 2$	V
V_{ref}	Smoke Comparator Reference Voltage Internal	Local Smoke, Pushbutton Test, or Chamber Sensitivity Test	—	$V_{DD} - 3.08$	$V_{DD} - 3.92$	V

AC ELECTRICAL CHARACTERISTICS (Reference Timing Diagram Figures 3 and 4)

($T_A = 25^\circ\text{C}$, $V_{DD} = 9.0 \text{ V}$, Component Values from Figure 5: $R1 = 100.0 \text{ K}\Omega$, $C3 = 1500.0 \text{ pF}$, $R2 = 7.5 \text{ M}\Omega$)

No.	Symbol	Parameter	Test Condition	Clocks	Min*	Typ**	Max*	Unit
1	1/f _{osc}	Oscillator Period	Free-Running Sawtooth Measured at Pin 12	1	7.0	7.9	8.6	ms
2	t _{LED}	LED Pulse Period	No Local Smoke, and No Remote Smoke	4096	28.8	32.4	35.2	s
3			Remote Smoke, but No Local Smoke	—	Extinguished			
4			Local Smoke	64	0.45	0.5	0.55	
5			Pushbutton Test	64	0.45	0.5	0.55	
6	t _{w(LED)} , t _{w(stb)}	LED Pulse Width and Strobe Pulse Width		1	7.0	—	8.6	ms
7	t _{IRED}	IRED Pulse Period	Smoke Test	1024	7.2	8.1	8.8	s
8	t _{IRED}	IRED Pulse Period	Chamber Sensitivity Test, without Local Smoke	4096	28.8	32.4	35.2	s
9			Pushbutton Test	128	0.9	1	1.1	
10	t _{w(IRED)}	IRED Pulse Width		T _f *	94		116	μs

Bac Génie Électronique Session 2008	Étude d'un Système Technique Industriel	Page CAN3 sur 11
8IEELPO1	Documentation Électronique	

Documentation du relais FINDER 41.31



Série 41 - Relais bas profil pour circuit imprimé 8 - 12 - 16 A

Caractéristiques

1 ou 2 inverseurs - Bas profil (hauteur 15.7 mm)
 41.31 - 1 contact 12 A (pas 3.5 mm)
 41.52 - 2 contacts 8 A (pas 5 mm)
 41.61 - 1 contact 16 A (pas 5 mm)

Montage sur circuit imprimé
 - directement ou avec sur support pour circuit imprimé

- Bobine DC - 400 mW
- Isolement entre bobine et contacts: 8 mm, 6 kV (1.2/50 µs)
- Contacts sans Cadmium
- Etanche aux remontées de flux: RT II standard (disponible en version RT III)

41.31	41.52	41.61
• Pas 3.5 mm • 1 contact 12 A • Montage sur circuit imprimé ou sur supports série 95	• Pas 5 mm • 2 contacts 8 A • Montage sur circuit imprimé ou sur supports série 95	• Pas 5 mm • 1 contact 16 A • Montage sur circuit imprimé ou sur supports série 95

Codification

Exemple: série 41, relais pour circuit imprimé, 2 inverseurs, tension bobine 24 V DC.

Série 41

Type 5 2 9

3 = Circuit imprimé - Pas 3.5 mm
 5 = Circuit imprimé - Pas 5 mm
 6 = Circuit imprimé - Pas 5 mm

Nb. des contacts 0 2 4

1 = 1 inverseur pour 41.31, 12 A
 41.61, 16 A
 2 = 2 inverseurs pour 41.52, 8 A

Versión bobine 0

9 = DC

Tension nominale bobine Voir caractéristiques de la bobine

A: Matériau contacts
 0 = Standard AgNi
 4 = AgSnO₂
 5 = AgNi + Au (5 µm)

B: Circuit contacts
 0 = Inverseurs
 3 = NO

C: Variantes
 1 = Aucune

D: Versions spéciales
 0 = Etanche aux remontées de flux (RT II)
 1 = Lavable (RT III)

Versions réalisables: uniquement les combinaisons indiquées sur la même ligne que le type.
 En **gras**, les versions préférentielles (disponibilité plus importante).

Type	Versión bobine	A	B	C	D
41.31	DC	0 - 4 - 5	0 - 3	1	0 - 1
41.52	DC	0 - 5	0 - 3	1	0 - 1
41.61	DC	0 - 4	0 - 3	1	0 - 1

Caractéristiques de la bobine

Données version DC

Tension nominale U_N V	Code bobine	Plage de fonctionnement U_{min} U_{max} V V		Résistance R Ω	I nominale absorbée à U_N mA
12	9.012	8.4	18	360	33.3
24	9.024	16.8	36	1440	16.7
48	9.048	33.6	72	5760	8.3
60	9.060	42	90	9000	6.6
110	9.110	77	165	24200	4.5



BC546/547/548/549/550

Switching and Amplifier

- High Voltage: BC546, $V_{CE0}=65V$
- Low Noise: BC549, BC550
- Complement to BC556 ... BC560



NPN Epitaxial Silicon Transistor

Absolute Maximum Ratings $T_a=25^\circ C$ unless otherwise noted

Symbol	Parameter	Value	Units
V_{CBO}	Collector-Base Voltage : BC546	80	V
	: BC547/550	50	V
	: BC548/549	30	V
V_{CEO}	Collector-Emitter Voltage : BC546	65	V
	: BC547/550	45	V
	: BC548/549	30	V
V_{EBO}	Emitter-Base Voltage : BC546/547	6	V
	: BC548/549/550	5	V
I_C	Collector Current (DC)	100	mA
P_C	Collector Dissipation	500	mW
T_J	Junction Temperature	150	$^\circ C$
T_{STG}	Storage Temperature	-65 ~ 150	$^\circ C$

Electrical Characteristics $T_a=25^\circ C$ unless otherwise noted

Symbol	Parameter	Test Condition	Min.	Typ.	Max.	Units
I_{CBO}	Collector Cut-off Current	$V_{CB}=30V, I_E=0$			15	nA
h_{FE}	DC Current Gain	$V_{CE}=5V, I_C=2mA$	110		800	
$V_{CE(sat)}$	Collector-Emitter Saturation Voltage	$I_C=10mA, I_B=0.5mA$		90	250	mV
		$I_C=100mA, I_B=5mA$		200	600	mV
$V_{BE(sat)}$	Base-Emitter Saturation Voltage	$I_C=10mA, I_B=0.5mA$		700		mV
		$I_C=100mA, I_B=5mA$		900		mV
$V_{BE(on)}$	Base-Emitter On Voltage	$V_{CE}=5V, I_C=2mA$	580	660	700	mV
		$V_{CE}=5V, I_C=10mA$			720	mV
f_T	Current Gain Bandwidth Product	$V_{CE}=5V, I_C=10mA, f=100MHz$		300		MHz
C_{ob}	Output Capacitance	$V_{CB}=10V, I_E=0, f=1MHz$		3.5	6	pF
C_{ib}	Input Capacitance	$V_{EB}=0.5V, I_C=0, f=1MHz$		9		pF
NF	Noise Figure : BC546/547/548 : BC549/550 : BC549 : BC550	$V_{CE}=5V, I_C=200\mu A$		2	10	dB
		$f=1KHz, R_G=2K\Omega$		1.2	4	dB
		$V_{CE}=5V, I_C=200\mu A$		1.4	4	dB
		$R_G=2K\Omega, f=30\sim 15000MHz$		1.4	3	dB

h_{FE} Classification

Classification	A	B	C
h_{FE}	110 ~ 220	200 ~ 450	420 ~ 800




Schéma structurel de FP3 : Adaptation, sélection et détection de l'état des capteurs

Documentation du LM339

LM339 QUAD DIFFERENTIAL COMPARATOR

Description du composant

Le LM339 est constitué de 4 comparateurs analogiques indépendants pouvant fonctionner avec une alimentation simple.

Principales caractéristiques


Le LM339 peut être alimenté avec une alimentation simple.

La tension d'alimentation peut varier de 2 à 36V ou de $\pm 2V$ à $\pm 18V$.


Les sorties sont à collecteur ouvert.

Les sorties sont compatibles avec les système logiques type TTL, DTL ou MOS.


Diagramme de connexions



Structure interne




Applications typiques ($V^+ = 5.0V_{DC}$)



DS005706-15

Basic Comparator



Documentation du CD

CD4051 Single 8-Channel Analog Multiplexer/Demultiplexer

Le CD4051 contient un multiplexeur / démultiplexeur analogique 8 Voies.
Le multiplexage / démultiplexage des voies est réalisé par 3 bits de sélection A, B et C
et une entrée d'inhibition INH active à l'état HAUT.

Diagramme de connexions




Table de vérité

INPUT STATES				"ON" CHANNELS		
INHIBIT	C	B	A	CD4051B	CD4052B	CD4053B
0	0	0	0	0	0X, 0Y	cx, bx, ax
0	0	0	1	1	1X, 1Y	cx, bx, ay
0	0	1	0	2	2X, 2Y	cx, by, ax
0	0	1	1	3	3X, 3Y	cx, by, ay
0	1	0	0	4		cy, bx, ax
0	1	0	1	5		cy, bx, ay
0	1	1	0	6		cy, by, ax
0	1	1	1	7		cy, by, ay
1	*	*	*	NONE	NONE	NONE

*Don't Care condition.

Documentation de la mémoire: 62256

HM62256A Series

32,768-word × 8-bit High Speed CMOS Static RAM

Description Générale :

La mémoire 62256 est une RWM static CMOS de capacité 262144 bits organisée en 32768 mots de 8bits chacun.

Le fonctionnement de la mémoire est déterminé par :

- * Une entrée de validation du boîtier /CS active sur les états BAS.
- * Une entrée de validation des sorties /OE active sur les états BAS.
- * Une entrée d'écriture des données /WE active sur les états BAS.

Configuration des broches :

Symbol	Function
A0 – A14	Address
I/O0 – I/O7	Input/output
CS	Chip select
WE	Write enable
OE	Output enable
NC	No connection
VCC	Power supply
VSS	Ground

Branchement DIP

Vue de dessus




Table de vérité :

WE	CS	OE	Mode	VCC current	I/O pin	Ref. cycle
X	H	X	Not selected	ISB, ISB1	High-Z	—
H	L	H	Output disable	ICC	High-Z	—
H	L	L	Read	ICC	Dout	Read cycle (1)–(3)
L	L	H	Write	ICC	Din	Write cycle (1)
L	L	L	Write	ICC	Din	Write cycle (2)

Documentation de la
 mémoire : 27C040

NM27C040

4,194,304-Bit (512K x 8) High Performance CMOS EPROM

Description Générale :

La mémoire 27C040 est une EPROM effaçable aux UV de capacité 4 194 304 bits organisée en 512kmots de 8bits chacun.

Le fonctionnement de la mémoire est déterminé par :

- * Une entrée de validation du boîtier /CE active sur les états BAS.
- * Une entrée de validation des sorties /OE active sur les états BAS.


L'entrée Vpp sert lors de la programmation.

Configuration des broches :

Pin Name	Function
A0 - A18	Addresses
O0 - O7	Outputs
$\overline{CE}$	Chip Enable
$\overline{OE}$	Output Enable

Branchement DIP

Vue de dessus



Modes de sélection (table de vérité)

Mode/Pin	$\overline{CE}$	$\overline{OE}$	Ai	V _{PP}	Outputs
Read	V _{IL}	V _{IL}	Ai	X ⁽¹⁾	D _{OUT}
Output Disable	X	V _{IH}	X	X	High Z
Standby	V _{IH}	X	X	X	High Z
Rapid Program ⁽²⁾	V _{IL}	V _{IH}	Ai	V _{PP}	D _{IN}
PGM Verify	X	V _{IL}	Ai	V _{PP}	D _{OUT}
PGM Inhibit	V _{IH}	V _{IH}	X	V _{PP}	High Z
Product Identification ⁽⁴⁾	V _{IL}	V _{IL}	A9 = V _H ⁽³⁾ A0 = V _{IH} or V _{IL} A1 - A18 = V _{IL}	X	Identification Code


Notes: 1. X can be V_{IL} or V_{IH}.

2. Refer to Programming Characteristics

3. V_H = 12.0 ± 0.5V.

4. Two identifier bytes may be selected. All Ai inputs are held low (V_{IL}), except A9 which is set to V_H and A0 which is toggled low (V_{IL}) to select the Manufacturer's Identification byte and high (V_{IH}) to select the Device Code byte.

Chronogramme d'une opération de lecture :



tCEmax = 150ns

tOEmax = 40ns

tDFmax = 30ns

tOHmin = 0ns

OCTAL D-TYPE LATCH WITH 3 STATE OUTPUT HC373 NON INVERTING - HC533 INVERTING

Description Générale :

Le composant 74HC373 est composé de bascules latch D avec des sorties 3 états.

Les 8 bascules latch D sont contrôlées par une entrée de validation des verrous (LE) active à l'état HAUT et une entrée de validation des sorties (/OE) active à l'état BAS.


Le fonctionnement de ces entrées est décrit dans la table de vérité ci-dessous.

Description des broches :

PIN No	SYMBOL	NAME AND FUNCTION
1	$\overline{OE}$	3 State output Enable Input (Active LOW)
2, 5, 6, 9, 12, 15, 16, 19	Q0 to Q7	3 State outputs
3, 4, 7, 8, 13, 14, 17, 18	D0 to D7	Data Inputs
11	LE	Latch Enable Input
10	GND	Ground (0V)
20	V _{CC}	Positive Supply Voltage

Branchement DIP

Vue de dessus



Symbole logique IEC

HC373




Table de vérité :

INPUTS			OUTPUTS	
$\overline{OE}$	LE	D	Q (HC373)	$\overline{Q}$ (HC533)
H	X	X	Z	Z
L	L	X	NO CHANGE *	NO CHANGE *
L	H	L	L	H
L	H	H	H	L

X: DON'T CARE

Z: HIGH IMPEDANCE

*: Q/Q OUTPUTS ARE LATCHED AT THE TIME WHEN THE LE INPUT IS TAKEN LOW LOGIC LEVEL.

74HC173 QUAD D-TYPE REGISTER (3 STATE)


Description Générale :

Le composant 74HC173 est réalisé autour d'un registre interne (noté Rn) constitué de 4 bascules D contrôlées par une entrée d'horloge (CK) et une entrée de remise à zéro (CLR) communes, et d'un buffer 3 états contrôlé par 2 entrées de contrôle (M et N). Les données présentes sur les entrées D1 à D4 sont chargées dans le registre interne (Rn) sur un front montant de l'entrée d'horloge seulement si les entrées G1 et G2 sont à l'état BAS. Le contenu du registre interne (Rn) est mémorisé si l'une des entrées G1 ou G2 est à l'état HAUT ou sur un front montant de CK. Le contenu du registre interne (Rn) est présent sur les sorties (Qn) seulement si les entrées de contrôle M et N sont simultanément à l'état BAS. Si une des entrées M ou N est à l'état haut, alors les sorties (Qn) sont placées à l'état Haute Impédance (Z). Le fonctionnement de ce composant est décrit dans la table de vérité ci-dessous.

Description des broches :

PIN No	SYMBOL	NAME AND FUNCTION
1, 2	M, N	Output Enable Input (Active Low)
3, 4, 5, 6	1Q to 4Q	3-State Flip-Flop Outputs
7	CLOCK	Clock Input (Low to HIGH, Edge-triggered)
9, 10	G1, G2	Data Enable Inputs (Active Low)
14, 13, 12, 11	1D to 4D	Data Inputs
15	CLEAR	Asynchronous Master Reset (Active High)
8	GND	Ground (0V)
16	VCC	Positive Supply Voltage

Branchement DIP Vue de dessus



Symbole logique IEC




Diagramme fonctionnel




Table de vérité :

Opérations sur le registre interne	INPUTS					OUTPUTS
	Clear	Clock	G1	G2	Dn	Rn (registre)
RESET (Clear)	H	X	X	X	X	L
Parallel Load	L	↑	L	L	L	L
	L	↑	L	L	H	H
Hold (no change)	L	X	H	X	X	Rn-1
	L	X	X	H	X	Rn-1

Opérations sur le Buffer 3 états	INPUTS			OUTPUTS
	Rn (registre)	M	N	Qn (sorties)
Read	L	L	L	L
	H	L	L	H
Disable	X	H	X	Z
	X	X	H	Z

CORRIGÉ ELECTRONIQUE

C1. Étude de partie l'analyse fonctionnelle.

- Q1) Les 2 groupes de capteurs d'alarme sont :
- Les **capteurs d'intrusion**, chargés comme leur nom l'indique de détecter les intrusions ou tentatives d'intrusion.
 - Les **capteurs "techniques"** surveillant divers paramètres du local hors intrusion, tels que début d'incendie, inondation, montée en température du congélateur, etc.
- Q2) Actions effectuées au niveau du portail lors de l'introduction d'un code correct:
- Ouverture, fermeture, arrêt du portail
 - Activation d'un système lumineux et d'un avertissement sonore en cas de mouvement
- Q3) Éléments ayant une action sur le portail:
- * Utilisateur
 - * Centrale de surveillance
 - * Obstacle
- Q4) Les différents types de captage sont:
- * Captage de surveillance de l'alimentation
 - * Captage de fumée
 - * Captage d'intrusion
 - * Captage d'obstacles
 - * Captage d'ouverture de boîtier

C2. Étude de FP2 Captage de fumée.

- Q5) Dans le cas Smoke Test : $t_{\text{IREDmini}} = 7.2\text{sec}$ $t_{\text{IREDtypique}} = 8.1\text{sec}$ $t_{\text{IREDmaxi}} = 8.8\text{sec}$.
- Q6) $94\mu\text{s} < t_{\text{w(IRED)}} < 116\mu\text{s}$.
- Q7) Graphiquement $t_{\text{IRED}} = 8.3\text{s}$. Cette valeur est satisfaisante car elle est proche de la valeur typique.
- Q8) Graphiquement $t_{\text{w(IRED)}} = 95\mu\text{s}$
Cette valeur est juste acceptable car très légèrement supérieure à la valeur minimale.
- Q9) Trouver dans la documentation la relation liant $t_{\text{w(IRED)}} = 0.7 * R1 * C3$.
- Q10) $R1 = t_{\text{w(IRED)}} / (0.7 * C3) = 100\text{k}\Omega$.
- Q11) Tableau de fonctionnement voir feuille réponse **CR1**.
- Q12) $\text{IOHmax} = -16\text{mA}$ (ou 16mA dans le sens réel).
- Q13) Tension nominale d'alimentation du relais $U_N = 12\text{V}$.
Intensité nominale absorbée $I_N = 33.3\text{mA}$.
- Q14) La présence du transistor est obligatoire car le circuit MC145012 ne peut fournir qu'une intensité de 16mA alors que le relais a besoin de 33.3mA pour fonctionner.
- Q15) * Gain minimum du transistor $H_{\text{FE}} = 110$.
* V_{besat} (avec le test $I_b = 0.5\text{mA}$) $= 0.7\text{V}$
- Q16) $I_b = I_c * k / H_{\text{FE}} = 33.3 * 2 / 110 = 0.605\text{mA}$.
- Q17) $R15 = (V_{\text{I/OH}} - V_{\text{be(sat)}}) / I_b = (12 - 0.7) / 0.605 = 18.7\text{k}\Omega$.

C3. Étude de FS3 : adaptation et détection des états des capteurs.

Q18) Voir la feuille réponse **CR1**.



Q19) Voir la feuille réponse **CR1**.

Q20) Si $R_{capt} = 0\Omega$ **VAC1= 0V** (Voir la feuille réponse **CR1** pour le placement de VAC1)

Q21) Expression littérale de Vref1 :

$$V_{ref1} = (R33 + R34 + R35) / (R31 + R32 + R33 + R34 + R35) * VDD$$

$$V_{ref1} = 2.65V$$

Q22) Voir le chronogramme de la feuille réponse **CR2** pour le placement de Vref2 et Vref3.

Q23) Le symbole placé en sortie des comparateurs LM339 symbolise le fait que les sorties sont à collecteur ouvert..

Q24) Les sorties (à collecteur ouvert) peuvent être reliées ensemble car quelque soit l'état des transistors de sortie (bloqué ou saturé), il n'y aura jamais de court-circuit.

Q25) La résistance R36 permet de matérialiser un état HAUT lorsque les deux transistors de sorties des portes sont bloqués. C'est une résistance de " tirage" à VCC.

Q26) Pour que DA2 soit à l'état HAUT , il faut que TEST1 et TEST2 soit simultanément à l'état HAUT (transistors de sortie de IC32:A et IC32:B bloqués).

Q27) Voir le chronogramme Chr B de la feuille réponse **CR2** pour les tracés de Vda1, Vtest1, Vtest2 , Vda2.

Q28) Voir le tableau de la feuille réponse **CR1**.

Q29) Les signaux circulant à travers IC31 peuvent être des signaux de type logique ou analogique.

Q30) Le composant IC31 est câblé en multiplexeur en effet, on sélectionne une entrée (parmi AC1 à AC8) pour l'envoyer sur la sortie (SAC).

Q31) Le capteur que teste le microcontrôleur est le Captage d'obstacle (sortie 5 du CD4051= AC6).

Q32) Le résultat du test est que " La liaison filaire a été coupée".

Q33) Algorithme permettant de tester le capteur de fumée et de donner le résultat :

Voir feuille réponse CR3.

Bac Génie Électronique Session 2008	Étude d'un Système Technique Industriel	Page Cor2 sur 9
8IEELPO1	Corrigé Électronique	

C4. Etude de la partie mémorisation de FP4.

- Q34) Voir **CR4** pour Identification des Fonctions secondaires de FP4.
- Q35) Capacité mémoire de IC43 = **512kooctets**.
 Capacité mémoire de IC44 = **32kooctets**.
- Q36) Les adresses basses recopient les adresses / données sur l'état **HAUT** de ALE.
- Q37) Voir le chronogramme sur la feuille réponse **CR5**.
- Q38) Le symbole ∇ placé en sortie du composant 74hc173 signifie que **les sorties peuvent être placées à l'état Haute Impédance(HZ)**.
- Q39) Le rôle des résistances R42..45 est donc **de matérialiser un état BAS sur Q[3..0] lorsque les sorties du 74HC173 sont à l'état HZ , Ce sont des résistances de rappel.à 0v.**
- Donc si A15= "0" le bus Q[3..0] = \$0.
- Q40) Voir le chronogramme sur la feuille réponse **CR5**.
- Q41) PSEN = "0".
- Q42) Le numéro d'appel des secours est **\$17**.
- Q43) Voir la feuille réponse **CR4**.

FIN

Bac Génie Électronique Session 2008	Étude d'un Système Technique Industriel	Page Cor3 sur 9
8IEELPO1	Corrigé Électronique	


Question Q11) Tableau de fonctionnement du montage Transistor-relais

Répondre par	"0" ou "1"	Bloqué ou Saturé	Alimenté ou non alimenté	Contact entre R et C ou Contact entre T et C	Exprimée en kohms
	Valeur logique de I/O	Etat du transistor T2	Etat du relais REL1	Etat du contacteur R C T	Valeur de Rout
Absence de fumée	« 0 »	Bloqué	non alimenté	entre R et C	4.7kΩ
Présence de fumée	« 1 »	Saturé	alimenté	entre T et C	9.4kΩ

Question Q18) Position du contacteur de l'interrupteur et état des liaisons filaires.

Cas n°1 :


Aucun problème d'intrusion et la liaison filaire intacte

**Cas n°2 :**


Un problème d'intrusion et la liaison filaire est intacte

**Cas n°3 :**

La liaison filaire a été coupée et le capteur est au repos

**Cas n°4 :**

La liaison filaire a été court-circuitée et le capteur est au repos



Questions :

Q19)

Q20)

et

Q28)

	Valeur de R _{cap} (en ohms)	VAC1 (en Volts)	Vda1 (en Volts)	Vda2 (en Volts)	DA1 "0" ou "1"	DA2 "0" ou "1"
Aucun problème d'intrusion	4.7kΩ	1.76V	0V	5V	"0"	"1"
Un problème d'intrusion	9.4kΩ	2.50V	5V	5V	"1"	"1"
La liaison filaire a été coupée	infinie	4.30V	5V	0V	"1"	"0"
La liaison filaire a été court-circuitée	0 Ω	0V	0V	0V	"0"	"0"


Correction de la feuille réponse CR2

Questions **Q22)** Tracer les tensions V_{ref2} et V_{ref3} sur le Chronogramme Chr A.

Questions **Q27)** Tracés de V_{da1} , V_{test1} , V_{test2} , V_{da2} sur le Chronogramme Chr B.


V_{ref1} et V_{sac} (en Volts)

V_{ref2} , V_{ref3} (en Volts) (à tracer)




Correction de la feuille réponse CR3

Question Q33) Compléter l'organigramme.



Question Q34) Identifier les fonctions secondaires de FP4




Question Q43): Compléter le tableau suivant permettant d'identifier la valeur des bits d'adressage de la mémoire où est stocké le numéro d'appel des secours.
Donner la correspondance en hexadécimale de cette adresse.

Bits d'adressages de IC43	A ₁₈	A ₁₇	A ₁₆	A ₁₅	A ₁₄	A ₁₃	A ₁₂	A ₁₁	A ₁₀	A ₉	A ₈	A ₇	A ₆	A ₅	A ₄	A ₃	A ₂	A ₁	A ₀
Valeur binaire des bits d'adressage de IC43	1	0	1	0	1	1	0	1	0	0	1	0	1	1	1	1	0	1	0


Valeur hexadécimale de l'adresse: **\$ 5697A**

Correction de la feuille réponse CR5

Question **Q37)** Compléter le bus A[7..0]



Question **Q40)** Compléter /A15, le bus Q[3..0] et les bits Q3, Q2, Q1 et Q0.



Barème Electronique

Centrale de surveillance

	Question	Nombre de points	répartition des points
Partie C1	Q 1	2	
	Q 2	2	
	Q 3	2	
	Q 4	2	
	sous-total	8	
Partie C2	Q 5	1	
	Q 6	1	
	Q 7	3	1,5 + 1,5
	Q 8	3	1,5 + 1,5
	Q 9	1	
	Q 10	2	
	Q 11	4	4 x 1 point
	Q 12	1	
	Q 13	2	2 x 1 point
	Q 14	2	
	Q 15	2	
	Q 16	3	
	Q 17	3	
	sous-total	28	
Partie C3	Q 18	3	
	Q 19	3	
	Q 20	1	
	Q 21	2	2 x 1 point
	Q 22	2	2 x 1 point
	Q 23	1	
	Q 24	2	
	Q 25	2	
	Q 26	2	
	Q 27	4	4 x 1 pt
	Q 28	4	4 x 1 pt
	Q 29	1	
	Q 30	2	0,5 pt + 1,5 pt
	Q 31	2	
	Q 32	2	
	Q 33	4	
	sous-total	37	
Partie C4	Q 34	3	6 x 0,5 pt
	Q 35	2	2 x 1 point
	Q 36	1	
	Q 37	3	
	Q 38	1	
	Q 39	4	2 pt + 2 pt
	Q 40	5	1 pt + 2 pts + 4 x 0,5 pt
	Q 41	1	
	Q 42	2	
	Q 43	5	4 pts + 1 pt
	sous-total	27	
total		100	