

BACCALAURÉAT

SCIENCES ET TECHNOLOGIES INDUSTRIELLES

Spécialité génie électronique

Session 2009

Étude des Systèmes Techniques Industriels

TURBIDIMÈTRE

Électronique

Durée Conseillée 4h30

Lecture du sujet : 20mn
Analyse fonctionnelle : 20mn
Étude de FP1 (Émission) : 50mn
Étude de FP1 (suite Réception) : 1h20mn
Étude de FP6 : 40mn
Étude de FP4 : 30mn
Étude de FP3 : 30mn

Bac Génie Électronique	Étude d'un Système Technique Industriel	9IEELAG3
Session 2009	Électronique	91EELAG3



SUJET

Tous les calculs devront être justifiés et présentés d'abord sous forme d'expression littérale puis sous forme numérique. Ne pas oublier les unités adéquates.

La lecture des signaux doit être interprétée comme ceci (Exemple donné pour un signal A) A : nom du signal ; VA : différence de potentiel du signal A ; IA : courant du signal A.

Sur les schémas structurels saisis à l'aide d'un logiciel de CAO, les unités doivent être interprétées comme cidessous :

 $\begin{array}{lll} R=100 \text{ signifie } 100\Omega & C=2.2 uF \text{ signifie } 2,2 \mu F & I=1.5 mA \text{ signifie } 1,5 mA \\ R=1 K \text{ signifie } 1 k\Omega & C=2.2 nF \text{ signifie } 2,2 nF & I=1.5 uA \text{ signifie } 1,5 \mu A \\ R=1 M \text{ signifie } 1 M\Omega & C=2.2 pF \text{ signifie } 2,2 pF & I=1.5 nA \text{ signifie } 1,5 nA \\ \end{array}$


I Questions relatives à l'analyse fonctionnelle (dossier A1 à A5).

- Q1 : Donner l'intérêt d'une station d'alerte.
- Q2 : Citer les différents appareils qui permettent d'évaluer l'état de pollution de l'eau avant traitement.
- Q3 : Donner le paramètre de nettoyage qui sera modifié dans la centrale de contrôle si la turbidité de l'eau brute est mauvaise.
- Q4 : Décrire brièvement le processus de mesure utilisé dans le turbidimètre « Turbilight ».
- Q5 : Expliquer ce qui se passe après une forte coloration de l'eau (boue, petite pollution ...) pour le flux lumineux émis afin d'assurer une mesure fiable de la turbidité.

On se propose d'étudier le fonctionnement de l'appareil pour effectuer des mesures de la turbidité de l'eau brute sur une plage de valeurs comprises entre 0 et 100NTU.

II Étude partielle de FP1 : Captage de la turbidité « Émission IR »

II-1 Schéma fonctionnel de second degré partiel




Bac Génie Électronique Session 2009	Étude d'un Système Technique Industriel	Page C1 sur 10
9IEELAG3	Sujet Électronique	



- **F0** : Signal logique de fréquence égale à F_{F0}.
- ${f Z}$: Signal rectangulaire de rapport cyclique égal à 0,5 et de fréquence F_{F0} dont les niveaux de tension sont en 0-12V. Il est utilisé pour effectuer le découpage du flux IR.
- **Z1** : Signal de commande envoyé par l'unité centrale pour limiter le courant dans la LED durant la phase de démarrage de la compensation.

Flux_IR : Flux émis en infrarouge de fréquence F_{F0}.



- Q6 : À l'aide de la documentation constructeur du 4060 (page CAN1) et du schéma structurel cidessus, donner la valeur de la fréquence du signal d'horloge (noté Fclk) utilisée par ce circuit dans FP1.
- Q7 : Donner les relations entre les fréquences des 3 signaux Q7, F0 et Q9 (respectivement F_{Q7} , F_{F0} et F_{O9}) avec la fréquence du signal d'horloge Fclk.
- Q8 : Calculer les valeurs numériques de ces 3 fréquences.
- Q9 : Tracer les chronogrammes de Q7, F0 et Q9 sur le document réponse CR1.

Bac Génie Électronique Session 2009	- Hilde d'un Système Lechnique Industriel	
9IEELAG3	Sujet Électronique	



- Q10 : Relever dans la documentation constructeur des transistors T3 et T5 (page CAN3), la valeur maximale du paramètre Vgs_(th).
- Q11 : Donner les états des 2 transistors en fonction des niveaux de tension présents en Z et Z1 dans le tableau du document réponse CR1.
- Q12 : Donner la valeur de la résistance RDS_(on) de ces 2 transistors.
- Q13 : Finir de compléter le tableau en dessinant les schémas équivalents des 2 transistors, puis, donner les états de la led d'émission infrarouge D1 en supposant que le transistor T4 conduit.
- Q14 : Z et Z1 sont au niveau logique 1. Calculer la valeur du courant ID1 dans la diode émettrice lorsque T4 est saturé.


Caractéristiques électriques BD645 : Vcemax=60V ; Icmax=8A ; $\beta>750$; Vcesat=2V. Diode D1 : Vf = 1,45V

Q15 : Dans la phase de démarrage du circuit d'alimentation de la led D1, le transistor T4 est saturé et le signal Z1 = +12V. Tracer l'allure du courant ID1 et donner ses valeurs en tenant compte de ces conditions sur le document réponse CR1.

III Étude partielle de FP1 : Réception ; Amplification à détection synchrone

L'amplification à détection synchrone permet d'amplifier un signal de fréquence F_{F0} , connue, noyé dans le bruit électrique, avec un excellent rapport signal sur bruit.

III-1 Schéma fonctionnel de second degré de la réception



Bac Génie Électronique Session 2009	Étude d'un Système Technique Industriel	Page C3 sur 10
9IEELAG3	Sujet Électronique	




 I_{IRd} : Courant de très faible valeur (quelques μA) image du flux lumineux infrarouge réfléchi par les particules reçues sur la photodiode. Ce courant est donc porteur de l'information de la turbidité de l'eau. L'intensité du courant I_{IRd} est proportionnelle à la valeur de la turbidité telle que :

$$I_{IRd(A)} = 10^{-7} x$$
 (valeur de la turbidité).

- V1: Tension alternative de sortie de FS1.4 de fréquence F_{F0} et bruitée dont l'amplitude est proportionnelle au courant I_{IRd} et de faible valeur.
- **V2 :** Tension alternative de sortie de FS1.6 de fréquence F_{F0} et bruitée telle que : $V2 = K \times V1$. La valeur de K est un coefficient d'amplification programmable.
- **V3**: Tension alternative de sortie de FS1.7 de fréquence F_{F0}.

III-2 Schéma structurel de FS1.4



- Q16: Déterminer la relation qui lie la tension V1 au courant I_{IRd}.
- Q17 : Remplir le tableau sur le document réponse CR2 pour les différentes valeurs de I_{IRd}.
- Q18 : Relever dans la documentation constructeur de l'amplificateur opérationnel la valeur de la tension d'entrée d'offset maximale (page CAN4).
- Q19 : À partir des résultats des questions 17 et 18, déduire l'intérêt d'utiliser ce circuit pour réaliser FS1.4.
- Q20 : Tracer l'allure de V1 sur le document réponse CR2 pour une turbidité de l'eau de 50NTU.


Bac Génie Électronique Session 2009	Finde d'un Système Technique Industriel	
9IEELAG3	Sujet Électronique	



La tension VI est ensuite amplifiée et filtrée pour supprimer tout le bruit superposé au signal utile. La valeur de l'amplification est programmable de manière à avoir une mesure la plus exploitable possible par l'unité de calcul de la moyenne de la turbidité (FP2). La tension alternative amplifiée et non bruitée de fréquence F0 est ensuite transformée en une tension continue. Cette tension continue sera l'image de la turbidité.

Afin de prendre en compte les erreurs de la chaîne de mesure, il est nécessaire de corriger cette tension en injectant une tension continue. De plus, la tension de mesure sera à nouveau amplifiée plus finement de manière à profiter de la meilleure précision possible du convertisseur analogique/numérique de l'unité de traitement et de contrôle. On se propose d'étudier le schéma électronique de FS1.5 qui correspond à ces 2 tâches.

III-3 Schéma structurel de FS1.5



Avant de mettre en service le turbidimètre, l'utilisateur doit réaliser un étalonnage de l'appareil. Pour cela, il utilise une solution étalon qu'il injecte dans la cuve de mesure.

Une série de mesures est lancée pour que l'unité de traitement et de contrôle produise les valeurs de correction (Zc) et d'amplification (G) utilisées dans FS1.5.

On considère l'effet du condensateur C18 négligeable et le courant dans R16 négligeable.

On donne VC =
$$\left[1 + \frac{R17}{R16}\right]$$
 VB - $\frac{R17}{R16}$ VA

Q21 : Donner l'expression qui lie la tension VA à la tension VOUT.

Bac Génie Électronique Session 2009 Étude d'un Système Technique Industriel		Page C5 sur 10
9IEELAG3	Sujet Électronique	



Le circuit U1 s'occupe d'élaborer une tension continue à partir du paramètre de correction (Zc) transmis par l'unité de traitement et de contrôle (entrée DATA).

Q22 : À l'aide de la documentation constructeur de U1 (page CAN5), montrer qu'il fonctionne en mode unipolaire.

Q23 : Donner la relation qui lie la tension VOUT au nombre Zc.

Q24 : Calculer la valeur numérique de VA pour Zc=376 (valeur décimale).

Le circuit U2 s'occupe d'élaborer une tension VB à partir du paramètre d'amplification G (transmis par l'entrée DATA) et de la tension V5.

Q25 : À l'aide de la documentation constructeur de U2 (page CAN7), indiquer le rôle de la tension V5 pour ce circuit.

Q26 : Donner la relation qui lie la tension VB à la tension V5 pour G = 1631.

Q27 : Réécrire l'expression de VC en fonction de V5, de R17 et de R16 pour Zc = 376 et G = 1631.

Q28 : Calculer la valeur numérique de VC pour V5 = 0,61V et VA = 75mV.

Après un nouvel étalonnage de l'appareil, la valeur de correction Zc n'est plus égale à 376 mais à 400. On vous propose de dessiner l'allure du signal logique DATA que doit transmettre l'unité de traitement et de contrôle au circuit U1.

Q29 : Convertir la nouvelle valeur de Zc en binaire puis en hexadécimal et calculer VOUT en complétant les 2 tableaux du document réponse CR3.

Q30 : À l'aide de la documentation constructeur de U1 (page CAN6), tracer le chronogramme du signal Zc = 400 et l'allure du signal VOUT sur le document réponse CR3.

La tension V6 est envoyée à l'entrée d'un convertisseur analogique/numérique d'un microcontrôleur alimenté sous +5V.

Q31 : Expliquer le rôle des diodes D1 et de D2.


Bac Génie Électronique Session 2009 Étude d'un Système Technique Indus		Page C6 sur 10
9IEELAG3	Sujet Électronique	



IV Étude de FP6 : Affichage

La fonction FP6 assure l'affichage de la valeur moyenne de la turbidité. Elle permet aussi de guider l'utilisateur pour rentrer des paramètres de configuration de l'appareil. Les informations à afficher sont envoyées sous forme série.

IV-1 Schéma structurel de FP6 : Affichage



- Q32 : À l'aide de la documentation constructeur du circuit 74HC164 (page CAN8), tracer les chronogrammes des signaux DB0 à DB7 sur le document réponse CR4.
- Q33 : L'afficheur visualise « » avant ces nouveaux transferts de données au circuit de contrôle. En utilisant la documentation constructeur de l'afficheur à cristaux liquides (LM054 pages CAN9 à CAN11), compléter les 3 afficheurs en dessinant les symboles manquants sur le document réponse CR4.
- Q34 : Dimensionner le potentiomètre P1 qui répond aux contraintes de réglage de contraste de l'afficheur. La valeur normalisée sera choisie dans la série E3 : 10 22 47.


Bac Génie Électronique Session 2009	- Hilde d'un Système Lechnique Industriel	
9IEELAG3	Sujet Électronique	




V Étude de FP4: Transmission vers un enregistreur papier – Transmission 4-20mA

Cette fonction transmet la valeur de la turbidité de l'eau analysée de l'appareil à un enregistreur qui ne se situe pas à proximité de la station d'alerte. Il est nécessaire de transmettre cette information en toute fiabilité autrement qu'avec des impulsions en tension. Pour des problèmes de distance, on préfère transmettre un courant continu compris entre +4mA et +20mA qui sera image de la turbidité moyennée.

V-1 Schéma fonctionnel de second degré



V-2 Schéma structurel partiel de FS4.1 : Isolation galvanique



Q35 : Donner le type de sortie du circuit H11L1M.

Q36 : À partir des états logiques du signal DATA et de la documentation constructeur du H11L1M (page CAN12), remplir le tableau du document réponse CR5.

Q37 : Calculer la valeur minimale de la résistance R73 lorsque VDATA= 0V. Pour l'optocoupleur, on prendra IFmax= +2mA ; VF = 1,1V.


Q38 : Choisir la valeur normalisée de R73 en utilisant la série E12. Série E12 : 10 – 12 – 15 – 18 – 22 – 27 – 33 – 39 – 47 – 56 – 68 – 82.

Q39 : Justifier la présence de la résistance R72 en sortie du circuit H11L1M.

Bac Génie Électronique Session 2009	Étude d'un Système Technique Industriel	Page C8 sur 10
9IEELAG3	Sujet Électronique	



V-3 Schéma structurel partiel de FS4.2 : Conversion numérique/analogique



Lors de la configuration du turbidimètre, il est nécessaire d'effectuer les réglages pour travailler précisément avec un enregistreur sur une plage de valeurs en courant comprise entre +4mA et +20mA.

- Q40 : À l'aide de la documentation constructeur (page CAN13), compléter le document réponse CR5 en dessinant la présence des cavaliers nécessaires à cette configuration.
- Q41 : Donner les repères des éléments du schéma qui permettent de régler les valeurs limites de la gamme en courant utilisée.
- Q42 : Proposer un algorigramme qui correspond aux réglages de ces éléments.
- Q43 : Donner le rôle de F3.

VI Étude partielle de FP3 : Initialisation - Étalonnage


Une partie de cette fonction transforme les informations binaires de commande de l'électrovanne de la cuve et de la commande du moteur pour le nettoyage de la cuve. Elles sont issues de l'unité de traitement et de contrôle et doivent être adaptées à la commande d'actionneurs situés dans le turbidimètre.

Bac Génie Électronique Session 2009	Étude d'un Système Technique Industriel	Page C9 sur 10
9IEELAG3	Sujet Électronique	



Les deux bobines des relais doivent être alimentées lorsque la commande de l'électrovanne ou celle du moteur de nettoyage de la cuve est activée.

VI-1 Schéma structurel partiel de FP3:



- Q44 : À l'aide de la documentation constructeur du circuit ULN2804A (page CAN14), donner le ou les niveaux logiques des entrées ALARM, SEUIL1, SEUIL2 et EV qui permettent de commander les 4 relais.
- Q45 : Donner le nom de la structure intégrée dans le ULN2804A entre la sortie broche 17 et l'entrée broche 2.
- Q46 : À l'aide de la documentation constructeur des 4 relais (page CAN15) dont la référence complète est : AZ699-1C-24DEA, donner la valeur de la résistance de la bobine.
- Q47 : Calculer le courant dans la bobine du relais REL4 lors d'une commande de l'électrovanne. On considérera que la tension Vcesat du ULN2804A est négligeable.
- Q48 : En terme de courant de sortie, indiquer si le circuit ULN2804A est bien choisi. Justifier votre réponse.
- Q49 : Le courant de sortie maximal des signaux logiques issus de l'unité de traitement et de contrôle est de 300μA. Justifier la présence du circuit ULN2804A pour alimenter ces 4 relais.
- Q50 : Quel est le rôle des diodes représentées sur son symbole et intégrées à ce circuit ?


Bac Génie Électronique Session 2009 Étude d'un Système Technique Indust		Page C10 sur 10
9IEELAG3	Sujet Électronique	



DOCUMENTS RÉPONSE

Question 9:

Question 15:



Question 11 et Question 13:

(B): bloqué; (P): Passant; (A): Allumée; (E): Éteinte


Z1	Z	État de T3	État de T5	Schéma équivalent de T3	Schéma équivalent de T5	État de la LED D1
0V	0V					
0V	+12V					
+12V	0V					
+12V	+12V					

Bac Génie Électronique Session 2009	Étude d'un Système Technique Industriel	Page CR1 sur 5
9IEELAG3	Documents réponse Électronique	

Question 17:

Valeur de IIRd	Valeur de V1	Valeur de la turbidité
(µA)	(mV)	(NTU)
0,5		
1		
5		
10		

Question 20:




Bac Génie Électronique Session 2009	Étude d'un Système Technique Industriel	Page CR2 sur 5
9IEELAG3	Documents réponse Électronique	

Question 29:

Zc=400	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
Zc												
en binaire												

Valeur de Zc en hexadécimal :	Valeur de VOUT :


Question 30:



Bac Génie Électronique Session 2009	Étude d'un Système Technique Industriel	Page CR3 sur 5
9IEELAG3	Documents réponse Électronique	



Question 32 et Question 33:




Bac Génie Électronique Session 2009	Étude d'un Système Technique Industriel	Page CR4 sur 5
9IEELAG3	Documents réponse Électronique	



Question 36:

DATA	État de la photodiode (P : passante B : bloquée)	VDATA ISOL (V)	DATA_ISOL (niveaux logiques)
0			
1			

Question 40:



Bac Génie Électronique Session 2009	Étude d'un Système Technique Industriel	Page CR5 sur 5
9IEELAG3	Documents réponse Électronique	





Product specification


14-stage ripple-carry binary counter/divider and oscillator

HEF4060B MSI

Le HEF4060 est un compteur binaire de 14 étages à propagation de retenues avec 3 broches de connexion pour réaliser une horloge. Il permet de réaliser des signaux logiques en réalisant des divisions de fréquences successives. Les valeurs de ces divisions dépendent de la sortie utilisée. Il a 10 sorties bufférisées et une entrée de réinitialisation asynchrone prioritaire (MR). La configuration de l'oscillateur permet de concevoir une horloge avec un circuit RC ou un oscillateur à quartz. L'oscillateur peut-être remplacé par un signal d'horloge externe sur l'entrée RS. Le compteur s'incrémente de 1 sur le front descendant de RS. Un niveau haut sur l'entrée MR initialise le compteur (O3 à O9 et O11 à O13 au niveau bas) indépendamment des autres entrées. L'action du trigger de Schmitt sur l'entrée d'horloge permet une capacité d'adaptation à des fronts lents d'horloge.











HEF4060BP(N): 16-lead DIL: plastic (SOT38-1) HEF4060BD(F): 16-lead DIL; ceramic (cerdip) (SOT74) HEF4060BT(D): 16-lead SQ: plastic (SQT109-1) (): Package Designator North America




Bac Génie Électronique Session 2008	Étude d'un Système Technique Industriel	Page CAN1 sur 16
9IEELAG3	Documentation Électronique	





CD4504B Types

CMOS Hex Voltage-Level Shifter for TTL-to-CMOS or CMOS-to-CMOS Operation



Le CD4504B contient 6 translateurs de niveaux de tension. Le décalage d'un des 6 signaux d'entrées correspond au passage du +Vcc (niveau logique 1) au +Vdd en sortie (niveau logique 1). Pour le niveau logique 0, la tension de référence 0V (Vss) ne change pas .

Pour décaler des signaux TTL en signaux CMOS, l'entrée SELECT doit être placée au niveau logique HAUT. Quand l'entrée SELECT est au niveau logique BAS, chaque porte translate le signal d'un niveau de tension CMOS (+Vcc) à un autre (+Vdd).

Bac Génie Électronique Session 2008	Étude d'un Système Technique Industriel	Page CAN2 sur 16
9IEELAG3	Documentation Électronique	




International Rectifier

PD-9.509B

IRFZ34

HEXFET® Power MOSFET


- Dynamic dv/dt Rating
- 175°C Operating Temperature
- Fast Switching
- Ease of Paralleling
- Simple Drive Requirements



$$V_{DSS} = 60V$$
 $R_{DS(on)} = 0.050\Omega$
 $I_D = 30A$

Description

Le produit IRFZ34 est un transistor de puissance MOS canal N à enrichissement en boîtier TO220.



Absolute Maximum Ratings

	·		
	Parameter	Max.	Units
I _D @ T _C = 25°C	Continuous Drain Current, V _{GS} @ 10 V	30	1
I _D @ T _C = 100°C	Continuous Drain Current, V _{GS} @ 10 V	21	Α
I _{DM}	Pulsed Drain Current ①	120	
P _D @ T _C = 25°C	Power Dissipation	88	W
	Linear Derating Factor	0.59	W/°C
V _G s	Gate-to-Source Voltage	±20	V
Eas	Single Pulse Avalanche Energy ②	200	mJ
dv/dt	Peak Diode Recovery dv/dt ③	4.5	V/ns
$T_{\rm J}$	Operating Junction and	-55 to +175	
T _{STG}	Storage Temperature Range		°C
	Soldering Temperature, for 10 seconds	300 (1.6mm from case)	··········
	Mounting Torque, 6-32 or M3 screw	10 lbf•in (1.1 N•m)	

Electrical Characteristics @ T_J = 25°C (unless otherwise specified)

	Parameter	Min.	Тур.	Max.	Units	Test Conditions
V _{(BR)DSS}	Drain-to-Source Breakdown Voltage	60			V	V _{GS} =0V, I _D = 250μA
ΔV _{(BR)DSS} /ΔT _J	Breakdown Voltage Temp. Coefficient		0.065	_	V/°C	Reference to 25°C, I _D = 1mA
R _{DS(on)}	Static Drain-to-Source On-Resistance	-		0.050	Ω	V _{GS} =10V, I _D =18A ④
V _{GS(th)}	Gate Threshold Voltage	2.0		4.0	٧	V _{DS} =V _{GS} , I _D = 250μA
9 fs	Forward Transconductance	9.3]		S	V _{DS} =25V, I _D =18A @
I	Drain-to-Source Leakage Current			25	А	V _{DS} =60V, V _{GS} =0V
IDSS	Drain-to-Source Leakage Current		_	250	μA	V _{DS} =48V, V _{GS} =0V, T _J =150°C
1	Gate-to-Source Forward Leakage	<u> </u>		100	nA	V _{GS} =20V
IGSS	Gate-to-Source Reverse Leakage		T	-100) ''A	V _{GS} =-20V

Bac Génie Électronique Session 2008	Étude d'un Système Technique Industriel	Page CAN3 sur 16
9IEELAG3	Documentation Électronique	





Precision, Low Cost, High Speed, BiFET Op Amp

AD711

FEATURES

Enhanced Replacement for LF411 and TL081

AC PERFORMANCE

Settles to $\pm 0.01\%$ in 1.0 μs

16 V/μs min Slew Rate (AD711J)

3 MHz min Unity Gain Bandwidth (AD711J)

DC PERFORMANCE

0.25 mV max Offset Voltage: (AD711C)

3 μV/°C max Drift: (AD711C)

200 V/mV min Open-Loop Gain (AD711K)

4 μV p-p max Noise, 0.1 Hz to 10 Hz (AD711C)

Available in Plastic Mini-DIP, Plastic SOIC, Hermetic


Cerdip, and Hermetic Metal Can Packages

MIL-STD-883B Parts Available

Available in Tape and Reel in Accordance with

EIA-481A Standard

Surface Mount (SOIC) **Dual Version: AD712**



AD711—SPECIFICATIONS ($V_s = \pm 15 \text{ V } @ T_A = 25^{\circ}\text{C}$, unless otherwise noted.)

		J/A/S			K/B/T			С		
Parameter	Min	Тур	Max	Min	Typ	Max	Min	Typ	Max	Unit
INPUT OFFSET VOLTAGE ¹										
Initial Offset		0.3	2/1/1		0.2	0.5		0.10	0.25	mV
T_{MIN} to T_{MAX}			3/2/2			1.0			0.45	mV
vs. Temp		7	20/20/20		5	10		2	5	μV/°C
vs. Supply	76	95		80	100		86	110		dB
T_{MIN} to T_{MAX}	76/76/76			80			86			dB
Long-Term Stability		15			15			15		μV/Month
INPUT BIAS CURRENT ²										
$V_{CM} = 0 V$		15	50		15	50		15	25	pA
$V_{CM} = 0 \text{ V} @ T_{MAX}$			1.1/3.2/51			1.1/3.2/51			1.6	nA
$V_{CM} = \pm 10 \text{ V}$		20	100		20	100		20	50	pA
INPUT OFFSET CURRENT										
$V_{CM} = 0 V$		10	25		5	25		5	10	pA
$V_{CM} = 0 \text{ V} $			0.6/1.6/26			0.6/1.6/26			0.65	nA
FREQUENCY RESPONSE										
Small Signal Bandwidth	3.0	4.0		3.4	4.0		3.4	4.0		MHz
Full Power Response		200			200			200		kHz
Slew Rate	16	20		18	20		18	20		V/µs
Settling Time to 0.01%		1.0	1.2		1.0	1.2		1.0	1.2	μs
Total Harmonic Distortion		0.0003			0.0003			0.0003		%
INPUT IMPEDANCE										
Differential		$3 \times 10^{12} 5.5$			$3 \times 10^{12} 5.5$			$3 \times 10^{12} 5.5$		Ω∥pF
Common Mode		$3 \times 10^{12} 5.5$			$3 \times 10^{12} 5.5$			$3 \times 10^{12} 5.5$		Ω∥pF

Bac Génie Électronique Session 2008	Étude d'un Système Technique Industriel	Page CAN4 sur 16
9IEELAG3	Documentation Électronique	





+5 V, Serial Input Complete 12-Bit DAC

DAC8512

Le circuit DAC8512 est un convertisseur numérique analogique 12 bits à entrée série. Il est conçu pour fonctionner avec une alimentation de +5V. Il contient un convertisseur numérique analogique (12 bits DAC), un registre d'entrée série (serial register), un verrou de 12 bits (DAC clr register), une tension de référence interne (REF) égale à 4.095V et un amplificateur de cs sortie.

FUNCTIONAL BLOCK DIAGRAM

Description des différentes broches :

- 1 VDD: Alimentation positive. Valeur nominale +5V.
- 2 /CS : Entrée de sélection. Active au niveau bas.
- 3 CLK : Entrée d'horloge pour le registre d'entrée série.
- 4 SDI : Entrée donnée série. La donnée sur cette broche rentre dans le registre d'entrée série sur les fronts montants de l'horloge CLK.
- 5 / LD : Entrée active au niveau bas qui transfère le contenu du registre d'entrée série dans le verrou (DAC register). C'est une entrée asynchrone.
- 6 /CLR: Entrée active au niveau bas qui initialise le verrou à zéro. La sortie du DAC est alors mise à 0V. C'est une entrée asynchrone.
- 7 GND: Masse du circuit.
- 8 Vout : Tension de sortie du DAC. La plage de cette tension est de 0V à 4.095V avec une résolution (quantum) de 1mV par LSB.

DAC utilisé en mode unipolaire




Table I: code unipolaire

Hexadecimal Number in DAC Register	Decimal Number in DAC Register	Analog Output Voltage (V)
FFF	4095	+4.095
801	2049	+2.049
800	2048	+2.048
7FF	2047	+2.047
000	0	0

DAC utilisé en mode bipolaire




Table II: code bipolaire

Decimal Number in DAC Register	Analog Output Voltage (V)
4095	-4.9976
2049	-2.44E-3
2048	0
2047	+2.44E-3
0	+5
	in DAC Register 4095 2049 2048 2047


Bac Génie Électronique Session 2008	Étude d'un Système Technique Industriel	Page CAN5 sur 16
9IEELAG3	Documentation Électronique	



CS	CLK	CLR	LD	Registre d'entrée série	Verrou du DAC
H L L	X L H	H H H	H H H	Pas d'effet Pas d'effet Pas d'effet SDI -> Serial register	Contenu verrouillé Contenu verrouillé Contenu verrouillé Contenu verrouillé
L ↑ H	L X	H H	H H ↓	SDI -> Serial register Pas d'effet	Contenu verrouillé Mise à jour avec le contenu du serial register
H H H	X X X	H L ↑	X H	Pas d'effet Pas d'effet Pas d'effet	Transparent Chargé avec des 0 Verrouillé avec des 0

 $\underline{Notes:}\uparrow: front\ montant\ ; \downarrow: front\ descendant\ ; X: quel\ que\ soit\ le\ niveau\ logique$

Table III : Table de fonction du DAC8512



Bac Génie Électronique Session 2008	Étude d'un Système Technique Industriel	Page CAN6 sur 16
9IEELAG3	Documentation Électronique	



5V, Low-Power, Voltage-Output, Serial 12-Bit DACs

Les circuits MAX531, MAX538 et MAX539 sont des convertisseurs numériques analogiques 12 bits à entrée série. Ils sont conçus pour fonctionner avec une alimentation égale +5V. Les MAX538 MAX539 consomment seulement 140µA. Le MAX531 consomme 260 μA. Ce dernier possède une tension référence interne égale +2.048V. Les deux autres composants n'en possèdent pas. Pour le MAX538, l'amplification de sortie est égale à +1. Pour le MAX539, cette amplification est égale à +2. Pour le MAX531, elle peut être configurée à +1 ou +2.

(MAX531 ONLY) (MAX531 ONLY) RFFIN REFOUT RIPOFF MIXIM MAX531 2.048V RFB MAX538 REFERENCE (MAX531 (MAX531 ONLY) MAX539 ONLY) VOUT AGND: - V_{DD} POWER-UP DGND RESET CLR (MAX531 DAC REGISTER (MAX531 ONLY) (12 BITS) ONLY) V_{SS} (MAX531 CONTROL CS ONLY) SHIFT REGISTER SCLK - DOLIT (12 BITS) (MSB) BITS DIN


Table I: Mode unipolaire avec une amplification = +1

	INPUT		OUTPUT
1111	1111	1111	$(V_{REFIN}) \frac{4095}{4096}$
1000	0000	0001	(V _{REFIN}) 2049/4096
1000	0000	0000	$(V_{REFIN})\frac{2048}{4096} = +V_{REFIN} / 2$
0111	1111	1111	$(V_{REFIN}) \frac{2047}{4096}$
0000	0000	0001	(V _{REFIN}) 1/4096
0000	0000	0000	OV

Table II: Mode unipolaire avec une amplification = +2

	INPUT		OUTPUT
1111	1111	1111	+2 (V_{REFIN}) $\frac{4095}{4096}$
1000	0000	0001	+2 (V _{REFIN}) $\frac{2049}{4096}$
1000	0000	0000	$+2 \text{ (V}_{REFIN)} \frac{2048}{4096} = +\text{V}_{REFIN}$
0111	1111	1111	+2 (V _{REFIN}) $\frac{2047}{4096}$
0000	0000	0001	+2 (V _{REFIN}) $\frac{1}{4096}$
0000	0000	0000	OV

Pin Configurations



Bac Génie Électronique Session 2008	Étude d'un Système Technique Industriel	Page CAN7 sur 16
9IEELAG3	Documentation Électronique	





PHILIPS

8-bit serial-in/parallel-out shift register

74HC164

DESCRIPTION GENERALE


Le 74HC164 est un circuit de la famille CMOS rapide. C'est un registre à décalage 8 bits. Il est déclenché sur front d'horloge avec 2 entrées séries. Les 8 sorties correspondent aux 8 étages composés de bascule D.

FONCTIONNEMENT

Les données sont présentes par l'intermédiaire des broches 1 et 2 (Dsa et Dsb). Si une entrée et une seule est utilisée, la deuxième entrée sert généralement de validation ou est fixée au niveau logique 1. On peut aussi relier les 2 entrées ensemble.

Les données sont décalées d'un rang de la sortie Q0 vers la sortie Q7 à chaque front montant de l'horloge CP. La nouvelle donnée présente en Dsa ou Dsb se retrouve alors sur la sortie Q0.

Un état bas sur l'entrée $\overline{\text{MR}}$ force toutes les sorties au niveau logique 0 de manière asynchrone.



PIN NO.	SYMBOL	NAME AND FUNCTION
1, 2	D _{sa} , D _{sb}	data inputs
3, 4, 5, 6, 10, 11, 12, 13	Q ₀ to Q ₇	outputs
7	GND	ground (0 V)
8	CP	clock input (LOW-to-HIGH, edge-triggered)
9	MR	master reset input (active LOW)
14	V _{CC}	positive supply voltage

H : état haut L : état bas

X : état indifférent


h,I: état haut ou bas juste avant le front actif de l'horloge CP

OPERATING MODES		INP	UTS	OUTPUTS		
OPERATING WODES	MR	СР	D _{sa}	D _{sb}	Q ₀	$Q_1 - Q_7$
reset (clear)	L	Х	Х	Х	L	L -L
	Н	1	I	I	L	$q_0 - q_6$
shift	H	1		h	L	$ q_0 - q_6 $
Simil	H	1	h	I	L	$ q_0 - q_6 $
	Н	<u> </u>	h	h	Н	$q_0 - q_6$

qi: sortie Qi juste avant le front actif de l'horloge CP ↑: front actif de l'horloge

shift : décalage

Séquence de fonctionnement du registre à décalage :



Bac Génie Électronique Session 2008	Étude d'un Système Technique Industriel	Page CAN8 sur 16
9IEELAG3	Documentation Électronique	





LM054

Module LCD 8 caractères x 1 ligne Contrôleur HD44780 en interne Alimentation: +5V

Taille du module : 84 x 44 x 12 (LxHxP) en mm Taille de la zone d'affichage : 61 x 15.8 en mm Taille d'un caractère (5x7 points) : 6.45 x 9.4 en mm

Poids: 35 grammes






H: niveau haut; L: niveau bas; H->L: front descendant

PIN	SYM.	NIV.	ROLE
1	Vss.	-	0V
2	Vdd.		+5V
3	Vo	-	Réglage du contraste
4	RS	H/L	L : Envoi d'une instruction -
			H : Envoi d'une donnée -
5	R/W	H/L	H : Lecture d'une donnée -
			L : Écriture d'une donnée -
6	Е	H,H->L	L : Signal de validation -
7	DB0	H/L	
8	DB1	H/L	
9	DB2	H/L	
10	DB3	H/L	Bus de données
11	DB4	H/L	
12	DB5	H/L	
13	DB6	H/L	
14	DB7	H/L	

Câblage des alimentations et réalisation de la tension de contraste



Bac Génie Électronique Session 2008	Étude d'un Système Technique Industriel	Page CAN9 sur 16
9IEELAG3	Documentation Électronique	



Exemple d'utilisation du contrôleur HD44780U de l'afficheur configuré pour 8 caractères x 1 ligne.

PAS	CONTROLE BUS de DONNÉES						e DOI	NNÉI	ES		AFFICHEUR	FONCTION
No.	RS	R/W	DB7	DB6	DB5	DB	4 DB3	DB2	DB1	DB0		
1	Mise	sous te	nsion ((le con	trôle	ur es	t initialis	sé)				Initialisation. Pas d'affichage.
2	Con	figuration	n du co	ntrôle	ur H[)447	80U					
	0	0	0	0	1	1	0	0	X	X		Configuration 8 caractères x 1 ligne.
3	Activation/Désactivation de l'afficheur											
	0	0	0	0	0	0	1	1	1	0	_	Activation de l'affichage .Le curseur apparaît.
4	Activation de lecture des symboles du contrôleur						du con	trôleu	r			RS=1 .Activation de la lecture de la mémoire du
	0	0	0	0	0	0	0	1	1	0	_	contrôleur. Seul le curseur apparaît.
5	Affichage du 1 ^{er} symbole											Affichage du symbole H .L'utilisateur envoie sur le bus de
	1	0	0	1	0	0	1	0	0	0	H_	données l'adresse de la case mémoire qui contient H .
6	Affichage du 2 nd symbole											Le curseur se déplace vers la droite Affichage du symbole l. Le curseur se déplace vers la
	1	0	0	1	0	0	1	0	0	1	HI_	droite.
-			-						!		 	;
-			 									
-			-						-		1	İ
11	Affichage du dernier symbole											Affichage du symbole l. Le curseur se déplace vers la
	1	0	0	1	0	0	1	0	0	1	HITACHI_	droite.

Remarque: Toute nouvelle modification de l'affichage est activée sur le front descendant du signal de validation E.

Bac Génie Électronique Session 2008	Étude d'un Système Technique Industriel	Page CAN10 sur 16
9IEELAG3	Documentation Électronique	



Table I: Correspondance entre le code du caractère et le symbole qui lui correspond dans la mémoire du HD44780.


Lower Bits 4 Bits	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001	1010	1011	1100	1101	1110	1111
xxxx0000	CG RAM (1)	•					••	:		œ			Ä			
xxxx0001	(2)	4	i	1	Ĥ			-==			i		Ä		-==	
xxxx0010	(3)	£ £	11	~		R		r-	H		‡ .			Ò		
xxxx0011	(4)	77	#	3		5	:	<u></u> .		II	<u>‡.</u>			Ó		
xxxx0100	(5)	-#-	#	4				†	M		;= [Ä	Ö		
xxxx0101	(6)	#	:					11		:::	#					
xxxx0110	(7)			6		Ų	#"	Ų	.11		i				**	
xxxx0111	(8)	₽	:	7		i,j		Į,J		٠٣.	\$	==	:	×	-	
xxxx1000	(1)	†	Ç	8		X	!	×	y		#	ω		-#-		#
xxxx1001	(2)	4	>	:		Y		!				1				ü
xxxx1010	(3)	÷	*	# #	"											Ú
xxxx1011	(4)	#		:	K		k	{	Ш	8	*	*				ü
xxxx1100	(5)	<u> </u>	;	<		٠.			Щ		H	¥			•	ü
xxxx1101	(6)	<u>}</u>			M		m	>		#	;	¥		Ÿ	<u>:</u>	
xxxx1110	(7)	.i .		>	H	•	r		Ы	::: .		4	:		:	!
xxxx1111	(8)	#		?			::		3		:	<u>:</u>		₿	•	

Bac Génie Électronique Session 2008	Étude d'un Système Technique Industriel	Page CAN11 sur 16
9IEELAG3	Documentation Électronique	






H11L1M, H11L2M, H11L3M 6-Pin DIP Optocoupler




Les séries H11LXM sont des détecteurs optiques rapides couplés à une diode émettant en infrarouge. La sortie incorpore un trigger de Schmitt qui fournit hystérésis contre le bruit parasite. Le circuit de détection est optimisé pour une simplicité d'opérations et utilise une sortie à collecteur ouvert.



Truth Table

Input	Output			
Н	L			
L	Н			



Caractéristique de transfert : Vo =f(IF)

Bac Génie Électronique Session 2008	Étude d'un Système Technique Industriel	Page CAN12 sur 16
9IEELAG3	Documentation Électronique	





Serial Input 16-Bit 4 mA-20 mA, 0 mA-20 mA DAC

AD420

Le circuit AD420 est un convertisseur numérique-analogique à entrée série. La donnée d'entrée doit être sur 16 bits. Les sorties de ce convertisseur permettent de choisir une sortie en courant ou en tension. Pour un choix en courant, la plage du courant de sortie peut être programmée en 4-20mA,

0-20mA ou en 0-24mA. Pour un choix en tension, le circuit peut-être configuré en0-5V, oV-10V, +/-5V ou +/-10V en rajoutant un amplificateur sur la sortie Vout.





Table I: Table de fonction

X :Indifférent ;« range » :gamme

	Inputs		
CLEAR	Range Select 2	Range Select 1	Operation
0	X X	X X	Normal Operation Sortie mise à la valeur la plus basse
X X X X	0 0 1 1	0 1 0 1	0 V–5 V Range 4 mA–20 mA Range 0 mA–20 mA Range 0 mA–24 mA Range

FigI: Configuration standard pour Iout (4mA-20mA)



Pour compenser les offsets et les erreurs de gain, il est nécessaire d'ajouter deux résistances variables.

La procédure pour régler l'AD420 dans le mode 4mA-20mA peut être accomplie comme suit :

1) Ajustement de l'offset :

Charger l'entrée série avec des 0 . Régler RZERO pour un courant de sortie à 4mA.

2) Ajustement du gain:

Charger l'entrée série avec des 1 Régler RSPAN pour un courant de sortie égal à 20mA

3) Refaire les étapes 1 et 2 jusqu'à obtenir les bonnes valeurs de 4mA et 20mA .

Bac Génie Électronique Session 2008	Étude d'un Système Technique Industriel	Page CAN13 sur 16
9IEELAG3	Documentation Électronique	






ULN2801A ULN2802A - ULN2803A ULN2804A - ULN2805A

EIGHT DARLINGTON ARRAYS


CARACTÉRISTIQUES

8 TRANSISTORS DARLINGTON AVEC ÉMETTEURS COMMUNS COURANT DE SORTIE JUSQU'A 500mA. TENSION MAXIMALE SUPPORTÉE : 50V DIODES DE ROUE LIBRE INTÉGRÉES POSSIBILITE DE CONNECTER LES SORTIES ENSEMBLE LES ENTRÉES ET LES SORTIES CORRESPONDANTES SONT IMPLANTÉES FACE A FACE POUR FACILITER LE ROUTAGE.

PIN CONNECTION (top view)



STRUCTURE INTERNE ENTRE UNE ENTRÉE ET UNE SORTIE DE L'ULN2804A.



ABSOLUTE MAXIMUM RATINGS


Symbol	Parameter	Value	Unit
Vo	Output Voltage	50	V
Vi	Input Voltage for ULN2802A, UL2803A, ULN2804A for ULN2805A	30 15	٧
I _C	Continuous Collector Current	500	mA
I _B	Continuous Base Current	25	mA
P _{tot}	Power Dissipation (one Darlington pair) (total package)	1.0 2.25	W
T _{amb}	Operating Ambient Temperature Range	- 20 to 85	°C
T _{stg}	Storage Temperature Range	- 55 to 150	°C
Tj	Junction Temperature Range	– 20 to 150	°C

Bac Génie Électronique Session 2008	Étude d'un Système Technique Industriel	Page CAN14 sur 16
9IEELAG3	Documentation Électronique	



AZ699

RELAIS SUBMINIATURE



CARACTÉRISTIQUE

Extrêmement petit (5mm)

Capable de commuter 6A

Tension d'isolement de 4000V

Tension d'alimentation de la bobine jusqu'à +48V

CONTACTS:


Contacts de sortie supportent 150W ou 1500VA

Tension maximale supportée 300V DC ou 400 V AC

COIL : bobine ; COIL RESISTANCE : résistance de la bobine

COIL SPECIFIC	CATIONS	ORDER NUMBER*			
Nominal Coil VDC	Must Operate VDC	Max. Continuous VDC	us Coil Resistance AgSnO2 AgSnO2 Ohm ± 10% Contact Plated		
5	3.5	11.2	147	AZ699-1C-5DE	AZ699-1C-5DEA
12	8.4	26.8	848	AZ699-1C-12DE	AZ699-1C-12DEA
24	16.8	53.7	3 390	AZ699-1C-24DE	AZ699-1C-24DEA
48	33.6	100.0	10 600 (±15%)	AZ699-1C-48DE	AZ699-1C-48DEA

^{*}Substitute "1A" for "1C" to indicate 1 Form A contacts. Add suffix "H" at the end of order number for horizontal mounting.




Bac Génie Électronique Session 2008	Étude d'un Système Technique Industriel	Page CAN15 sur 16
9IEELAG3	Documentation Électronique	



Schottky barrier diodes

BYV10 series

Les diodes BYV10-20 à BYV10-40 sont des diodes schottky fabriquées à l'aide de la technologie planar. Elles sont emboîtées dans un boîtier en verre hermétique de type SOD81.



ELECTRICAL CHARACTERISTICS

 T_{amb} = 25 °C; unless otherwise specified.

SYMBOL	PARAMETER	CONDITIONS	MIN.	TYP.	MAX.	UNIT
V _F	forward voltage	I _F = 0.1 A	_	_	390	mV
		I _F = 1 A	_	_	550	mV
		I _F = 3 A	_	_	850	mV
I _R	reverse current	V _R = V _{RRMmax} ; note 1	_	_	1	mA
C _d	diode capacitance	V _R = 0 V; f = 1 MHz	_	220	_	pF

LIMITING VALUES

In accordance with the Absolute Maximum Rating System (IEC 134).

PARAMETER	CONDITIONS	MIN.	MAX.	UNIT
repetitive peak reverse voltage				
BYV10-20		_	20	V
BYV10-30		_	30	V
BYV10-40		_	40	V
average forward current	note 1	_	1	А
	repetitive peak reverse voltage BYV10-20 BYV10-30 BYV10-40	repetitive peak reverse voltage BYV10-20 BYV10-30 BYV10-40	repetitive peak reverse voltage BYV10-20 - BYV10-30 - BYV10-40 -	repetitive peak reverse voltage BYV10-20

Bac Génie Électronique Session 2008	Étude d'un Système Technique Industriel	Page CAN16 sur 16
9IEELAG3	Documentation Électronique	



Analyse fonctionnelle

Q1 : L'intérêt d'une station d'alerte est de surveiller de manière automatique la qualité de l'eau brute pour optimiser son traitement.

Q2 : Les différents appareils : Turbidimètre – Photocolorimètre – Analyseur d'hydrocarbures-Analyseur de métaux lourds et l'Ichtyotest.

Q3 : La durée de filtration de l'eau brute.

Q4 : On émet un faisceau infrarouge à travers de l'eau. On mesure l'intensité de la lumière diffusée à l'aide d'un récepteur infrarouge. La turbidité est alors calculée à partir de cette mesure.

Q5 : Le flux lumineux doit être augmenté pour assurer une mesure fiable de la turbidité.


Étude de FP1 : Émission

Q6: 4060 => Utilisation d'une horloge externe. Fclk =640 kHz.

Q7: FQ7 =Fclk/256; FF0 = Fclk/512; FQ9 = Fclk/1024.

Q8 : FQ7 = 2500 Hz ; FF0 = 1250 Hz ; FQ9 = 625 Hz.

Q9:



Bac Génie Électronique Session 2009	Étude d'un Système Technique Industriel	Page Cor1 sur 8
9IEELAG3CORR	Corrigé Électronique	



Q10 : Vgsthmax = 4V.

Q11 et Q13:

(B): bloqué;(P): Passant; (A): Allumée; (E): Éteinte

Z1	Z	État de T3	État de T5	Schéma	Schéma	État de la
				équivalent de T3	équivalent	LED D1
					de T5	
0V	0V	В	В		4	E
0V	+12V	В	P			E
0 1	112 V	Б	1		RDSon	
+12V	0V	P	В	RDSon		E
+12V	+12V	P	P	RDSon	RDSon	A

Q12 : RDSon = 0.05 Ohm.

Q13 : Voir tableau précédent.

Q14: Loi des mailles:

12 = VF + Vcesat + (R74 + RDSon + R61 + (RDSon/R60))xID1.

 $ID1 = \frac{(12-VF-Vcesat)}{(R74+RDSon+R61+(RDSon//R60))}$

AN : ID1 = (12-1.45-2)/(100+0.1+49.9) = 57mA.

Q15 : Voir les chronogrammes de la question 9.

III Étude de FP1 : Réception

Q16 : AOP en régime linéaire V+=V-=0V =>IR4=IRd =>V1=+R44 x IIRd.

Q17:

Valeur de IIRd	Valeur de V1	Valeur de la turbidité
(µA)	(mV)	(NTU)
0.5	3.32mV	5
1.	6.64mV	10
5	33.2mV	50
10	66.4mV	100
10	000 1111 7	100


Bac Génie Électronique Session 2009	Étude d'un Système Technique Industriel	Page Cor2 sur 8
9IEELAG3CORR	Corrigé Électronique	



Q18 : Input offset voltage = 0.25mV

Q19 : La plage de mesure est de 0 à 100NTU, la tension de sortie est de très faible niveau. L'amplificateur doit avoir une tension d'offset d'entrée la plus faible possible.

Q20:



Q21:

 $VA = Vout \times R13/(R12+R13)$

Q22 : La sortie est reliée à un élément résistif connecté à la masse et non à -2,5V.

Q23 : Vout = $q \times N = 0.001 \times N = Vout = 0.001 \times Zc$.

Q24 : Vout = $0.001 \times 376 = 0.376 \text{ Volt} => VA = 75 \text{mV}$.

Q25 : V5 est utilisée comme tension de référence pour le circuit U2.

Q26 : $VB = V5 \times G \times (2/4096) => VB = V5 \times (3262/4096)$

Q27 : $VC = (1+R17/R16) \times V5 \times (3262/4096) - (0.075 \times R17/R18)$


Q28: $VC = (1+4.88) \times 0.61 \times (3262/4096) - (0.075 \times 4.88) = 2.49V$ (environ +2.5V).

Bac Génie Électronique Session 2009	Étude d'un Système Technique Industriel	Page Cor3 sur 8
9IEELAG3CORR	Corrigé Électronique	

Q29:

Zc	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
= 400												
Zc	0	0	0	1	1	0	0	1	0	0	0	0
en												
binaire												

Valeur de Zc en hexadécimal:	Valeur de VOUT :
190	0.4V



Q31 : D1 et D2 permettent de limiter la tension V6 entre 0V et +5V.

IV) Étude de FP6

Q32 et Q33 : voir page suivante

Q34 : D'après la doc. constructeur du LM054, il faut +1.5V aux bornes de R15.

=> Il faut 3.5V aux bornes de P1.


Diviseur de tension : $5 \times P1/(P1+R15) = 3.5V$; P1 calculée = $10.96k\Omega$

Valeur normalisée série E3 : $10k\Omega$.

Bac Génie Électronique Session 2009	Étude d'un Système Technique Industriel	Page Cor4 sur 8
9IEELAG3CORR	Corrigé Électronique	



Q32 et Q33:



Bac Génie Électronique Session 2009	Étude d'un Système Technique Industriel	Page Cor5 sur 8
9IEELAG3CORR	Corrigé Électronique	



V) Étude de FP4

Q35 : Sortie à collecteur ouvert

Q36:

DATA	État de la photodiode (P : passante B : bloquée)	VDATAI SOL (V)	DATA_ISOL (niveaux logiques)
0	P	0.2V	0
1	В	4.5V	T


Q37: R73mini = $(5-VF)/IF = 1950\Omega$

Q38:R73 valeur normalisée : $2.2k\Omega$

Q39 : R72 permet d'avoir une tension de +4.5V lorsque le transistor de sortie du circuit H11L1M est bloqué.

Q40 : voir page suivante.


Q41 : P2 =>Rzero => Réglage de +4mA et P1 => Rspan => Réglage de +20mA



Bac Génie Électronique Session 2009	Étude d'un Système Technique Industriel	Page Cor6 sur 8
9IEELAG3CORR	Corrigé Électronique	



Q40: Position des cavaliers:



VI) Étude de FP3

Q44 : Les 4 relais sont commandés de la même manière. ALARM=SEUIL1=SEUIL2=EV=1

Q45 : Structure darlington entre l'entrée et la sortie.

Q46: RBOBINE = 3.39k Ω

Q47 : EV=1 => IBOB = 24/RBOB => 7mA

Q48 : Le circuit a un courant de sortie qui peut aller jusqu'à 500mA. IBOB = 7mA lorsque la bobine est alimentée. => Le ULN2804A est bien choisi.

Q49 : Les sorties qui produisent les signaux logiques ne peuvent alimenter directement la bobine du relais. Ils ne fournissent pas assez de courant. Le ULN2804A sert d'interface de puissance entre les deux.

Q50 : Diode de roue libre. Elles permettent de limiter fortement les surtensions aux bornes des transistors lorsqu'ils passent de l'état saturé à l état bloqué.

Bac Génie Électronique Session 2009	Étude d'un Système Technique Industriel	Page Cor7 sur 8
9IEELAG3CORR	Corrigé Électronique	



PROPOSITION DE BARÈME SUR 100 POINTS

Analyse fonctionnelle: 9 pts	Etude de FP1	(Emission): 19 pts
$01 \cdot 1$	$06 \cdot 1$	$011 \cdot 2$

Q1:1	Q6:1	Q11:2
Q2:2	Q7:2	Q12:0.5
Q3:1	Q8:2	Q13:3
Q4:3	Q9:3	Q14:3
Q5:2	Q10: 0.5	Q15:2

Étude de FP1 (Réception): 30 pts

Q16:2	Q21:2	Q26: 1.5 Q31: 2
Q17:3	Q22:1	Q27:2
Q18: 0.5	Q23:2	Q28:4
Q19:1	Q24:1	Q29:2
Q20: 1.5	Q25: 1.5	Q30:3

Étude de FP6: 16 pts

Q32:7 Q33:6 Q34:3

Étude de FP4 : 17 pts

Q35:1	Q40:3
Q36:3	Q41 : 2
Q37:2	Q42:3
Q38:1	Q43:1
$039 \cdot 1$	

Étude de FP3: 9 pts

Q48:1

Q44:2	Q49:1
Q45:1	Q50 : 1
Q46:1	
Q47:2	

TOTAL: 100 pts

Bac Génie Électronique Session 2009	Étude d'un Système Technique Industriel	Page Cor8 sur 8
9IEELAG3CORR	Corrigé Électronique	